Datasheet > 74HC112PW

74HC112PW

更新时间： 2024-09-29 11:12:39

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
16页	262K
描述
Dual JK flip-flop with set and reset; negative-edge triggerProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HC112PW 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.62
Is Samacsys：	N	系列：	HC/UH
JESD-30 代码：	R-PDSO-G16	JESD-609代码：	e4
长度：	5 mm	逻辑集成电路类型：	J-K FLIP-FLOP
湿度敏感等级：	1	位数：	2
功能数量：	2	端子数量：	16
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	265 ns	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	4.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	触发器类型：	NEGATIVE EDGE
宽度：	4.4 mm	最小 fmax：	24 MHz
Base Number Matches：	1

74HC112PW 数据手册

74HC112; 74HCT112

Dual JK flip-flop with set and reset; negative-edge trigger

Rev. 4 — 11 January 2021

Product data sheet

1. General description

The 74HC112; 74HCT112 is a dual negative-edge triggered JK flip-flop. It features individual J and

K inputs, clock (nCP) set (nSD) and reset (nRD) inputs. It also has complementary nQ and nQ

outputs. The set and reset are asynchronous active LOW inputs and operate independently of the

clock input. The J and K inputs control the state changes of the flip-flops as described in the mode

select function table. The J and K inputs must be stable one set-up time prior to the HIGH-to-LOW

clock transition for predictable operation. Inputs include clamp diodes that enable the use of current

limiting resistors to interface inputs to voltages in excess of V_CC

Schmitt-trigger action in the clock input makes the circuit highly tolerant to slower clock rise and fall

times.

2. Features and benefits

•

Input levels:

•

For 74HC112: CMOS level

For 74HCT112: TTL level

•

Asynchronous set and reset

Specified in compliance with JEDEC standard no. 7A

ESD protection:

•

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V

•

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

3. Ordering information

Table 1. Ordering information

Type number Package

Temperature range Name

Description

Version

74HC112D

-40 °C to +125 °C

SO16

plastic small outline package; 16 leads; body width 3.9 mm SOT109-1

74HCT112D

74HC112PW

74HCT112PW

TSSOP16 plastic thin shrink small outline package; 16 leads;

body width 4.4 mm

SOT403-1

12 3 4 5 6 7...16

中文翻译

下载PDF

与74HC112PW相关器件

型号	品牌	获取价格	描述	数据表
74HC112PW-Q100	NEXPERIA	获取价格	Dual JK flip-flop with set and reset; negative-edge triggerProduction
74HC112PW-T	NXP	获取价格	IC HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16,
74HC11D	NXP	获取价格	Triple 3-input AND gate
74HC11D	PHILIPS	获取价格	AND Gate, CMOS, PDSO14
74HC11D	NEXPERIA	获取价格	Triple 3-input AND gateProduction
74HC11D,652	NXP	获取价格	74HC(T)11 - Triple 3-input AND gate SOIC 14-Pin
74HC11D,653	NXP	获取价格	74HC(T)11 - Triple 3-input AND gate SOIC 14-Pin
74HC11DB	NXP	获取价格	Triple 3-input AND gate
74HC11DB,112	NXP	获取价格	74HC(T)11 - Triple 3-input AND gate SSOP1 14-Pin
74HC11DB-T	NXP	获取价格	IC HC/UH SERIES, TRIPLE 3-INPUT AND GATE, PDSO14, 5.3 MM WIDTH, PLASTIC, MO-150, SSOP-14,

与74HC112PW相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

24
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

21
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

20
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

32

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC112PW

74HC112PW 技术参数

74HC112PW 数据手册

与74HC112PW相关器件

与74HC112PW相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC112PW

74HC112PW 技术参数

74HC112PW 数据手册

与74HC112PW相关器件

与74HC112PW相关文章

您还可以找

您在本页遇到什么问题？