5秒后页面跳转
捷配首页

Datasheet > 74FCT388915T70PY8
74FCT388915T70PY8 PDF预览

74FCT388915T70PY8

更新时间： 2024-01-29 09:45:30
品牌 Logo 应用领域
艾迪悌 - IDT 驱动光电二极管输出元件逻辑集成电路
页数 文件大小 规格书
10页 1140K
描述
PLL Based Clock Driver, FCT Series, 7 True Output(s), 1 Inverted Output(s), CMOS, PDSO28, SSOP-28

阅读下载

获取价格

74FCT388915T70PY8 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：SSOP
包装说明：SSOP-28针数：28
Reach Compliance Code：not_compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.73
其他特性：OUTPUT FREQUENCY RATIOS ARE 0.5F/1.0F/2.0F; MAX PART TO PART SKEW = 1NS系列：FCT
输入调节：SCHMITT TRIGGER MUXJESD-30 代码：R-PDSO-G28
JESD-609代码：e0长度：10.2 mm
逻辑集成电路类型：PLL BASED CLOCK DRIVER最大I（ol）：0.032 A
湿度敏感等级：1功能数量：1
反相输出次数：1端子数量：28
实输出次数：7最高工作温度：70 °C
最低工作温度：输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：SSOP
封装等效代码：SSOP28,.3封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, SHRINK PITCH峰值回流温度（摄氏度）：240
电源：3.3 V传播延迟（tpd）：1.3 ns
认证状态：Not QualifiedSame Edge Skew-Max（tskwd）：0.8 ns
座面最大高度：1.99 mm子类别：Clock Drivers
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：3 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn85Pb15)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：20宽度：5.3 mm
最小 fmax：70 MHzBase Number Matches：1

74FCT388915T70PY8 数据手册

 浏览型号74FCT388915T70PY8的Datasheet PDF文件第4页浏览型号74FCT388915T70PY8的Datasheet PDF文件第5页浏览型号74FCT388915T70PY8的Datasheet PDF文件第6页浏览型号74FCT388915T70PY8的Datasheet PDF文件第8页浏览型号74FCT388915T70PY8的Datasheet PDF文件第9页浏览型号74FCT388915T70PY8的Datasheet PDF文件第10页 
IDT74FCT388915T  
3.3VLOWSKEWPLL-BASEDCMOSCLOCKDRIVER(3-STATE)  
COMMERCIALTEMPERATURERANGE  
ThefrequencyrelationshipshownhereisapplicabletoallQoutputs(Q0,Q1,  
Q2, Q3 and Q4).  
50 MHz signal  
25 MHz feedback signal  
HIGH  
1:2 INPUT TO "Q" OUTPUT  
FREQUENCYRELATIONSHIP  
Inthisapplication,theQ/2outputisconnectedtotheFEEDBACKinput. The  
internal PLL will line up the positive edges of Q/2 and SYNC, thus the Q/2  
frequency will equal the SYNC frequency. The Q outputs (Q0-Q4, Q5) will  
always runat2Xthe Q/2frequency, andthe 2Qoutputwillrunat4Xthe Q/2  
Q4  
2Q  
OE/RST  
Q5  
12.5 MHz  
signal  
Q/2  
Q3  
FEEDBACK  
LOW  
REF_SEL  
SYNC(0)  
VCC(AN)  
LF  
25 MHz  
input  
25 MHz  
"Q"  
Clock  
frequency.  
FCT388915T  
50 MHz signal  
Outputs  
12.5 MHz feedback signal  
Q2  
GND(AN)  
HIGH  
FQ_SEL  
HIGH  
Q0  
Q1  
PLL_EN  
HIGH  
2Q  
Q/2  
Q5  
OE/RST  
Q4  
FEEDBACK  
REF_SEL  
LOW  
12.5 MHz  
input  
25 MHz  
"Q"  
Clock  
Outputs  
Q3  
Q2  
SYNC(0)  
VCC(AN)  
LF  
AllowableInputFrequencyRange:  
20MHz to (f2Q MAX Spec)/2 (for FREQ_SEL HIGH)  
10MHz to (f2Q MAX Spec)/4 (for FREQ_SEL LOW)  
FCT388915T  
Figure 3b. Wiring Diagram and Frequency Relationships With  
Q4 Output Feedback  
GND(AN)  
FQ_SEL  
PLL_EN  
HIGH  
Q0  
Q1  
2:1 INPUT TO "Q" OUTPUT  
FREQUENCYRELATIONSHIP  
HIGH  
Inthisapplication,the2QoutputisconnectedtotheFEEDBACKinput. The  
internal PLL will line up the positive edges of 2Q and SYNC, thus the 2Q  
frequencywillequaltheSYNCfrequency. TheQ/2 output willalwaysrunat  
1/4 the 2Q frequency, and the Q output will run at 1/2 the 2Q frequency.  
AllowableInputFrequencyRange:  
10MHz to ( f2Q MAX Spec)/4 (for FREQ_SEL HIGH)  
5MHz to (f2Q MAX Spec)/8 (for FREQ_SEL LOW)  
50 MHz feedback signal  
HIGH  
Figure 3a. Wiring Diagram and Frequency Relationships With Q/  
2 Output Feedback  
OE/RST  
Q4  
2Q  
Q5  
12.5 MHz  
input  
FEEDBACK  
REF_SEL  
SYNC(0)  
VCC(AN)  
LF  
Q/2  
LOW  
50 MHz  
input  
25 MHz  
Q3  
"Q"  
Clock  
1:1 INPUT TO "Q" OUTPUT  
FREQUENCYRELATIONSHIP  
FCT388915T  
Outputs  
Q2  
Inthisapplication,theQ4outputisconnectedtotheFEEDBACKinput. The  
internal PLL will line up the positive edges of Q4 and SYNC, thus the Q4  
frequency(andtherestofthe"Q"outputs)willequaltheSYNCfrequency. The  
Q/2 output willalways runat1/2theQfrequency,andthe2Qoutputwillrun  
at2Xthe Qfrequency.  
GND(AN)  
FQ_SEL  
Q0  
Q1  
PLL_EN  
HIGH  
HIGH  
AllowableInputFrequencyRange:  
40MHz to (f2Q MAX Spec) (for FREQ_SEL HIGH)  
20MHz to (f2Q MAX Spec)/2 (for FREQ_SEL LOW)  
Figure 3c. Wiring Diagram and Frequency Relationships With  
2Q Output Feedback  
7
1...45678910

下载PDF

与74FCT388915T70PY8相关器件

型号 品牌 描述 获取价格 数据表
74FCT388915T70PYBG IDT PLL Based Clock Driver, FCT Series, 7 True Output(s), 1 Inverted Output(s), CMOS, PDSO28,

获取价格
74FCT388915T70PYG IDT 3.3V LOW SKEW PLL-BASED CMOS CLOCK DRIVER (WITH 3-STATE)

获取价格
74FCT388915T70PYI IDT PLL Based Clock Driver, FCT Series, 7 True Output(s), 1 Inverted Output(s), CMOS, PDSO28,

获取价格
74FCT388915TDPYG8 IDT SSOP-28, Reel

获取价格
74FCT388915TEJG8 IDT PLCC-28, Reel

获取价格
74FCT388915TEPYG8 IDT PLL Based Clock Driver, FCT Series, 7 True Output(s), 1 Inverted Output(s), CMOS, PDSO28,

获取价格

与74FCT388915T70PY8相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证