5秒后页面跳转
74AUP1G32GW/DG,125 PDF预览

74AUP1G32GW/DG,125

更新时间: 2024-01-04 08:44:10
品牌 Logo 应用领域
恩智浦 - NXP 输入元件光电二极管逻辑集成电路
页数 文件大小 规格书
21页 347K
描述
IC AUP/ULP/V SERIES, 2-INPUT OR GATE, PDSO5, 1.25 MM, PLASTIC, MO-203, SC-88A, SOT-353-1, TSSOP-5, Gate

74AUP1G32GW/DG,125 技术参数

是否无铅: 不含铅是否Rohs认证: 符合
生命周期:Obsolete零件包装代码:TSSOT
包装说明:TSSOP,针数:5
Reach Compliance Code:unknownHTS代码:8542.39.00.01
风险等级:5.14系列:AUP/ULP/V
JESD-30 代码:R-PDSO-G5JESD-609代码:e3
长度:2.05 mm逻辑集成电路类型:OR GATE
湿度敏感等级:1功能数量:1
输入次数:2端子数量:5
最高工作温度:125 °C最低工作温度:-40 °C
封装主体材料:PLASTIC/EPOXY封装代码:TSSOP
封装形状:RECTANGULAR封装形式:SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度(摄氏度):260传播延迟(tpd):23.7 ns
认证状态:Not Qualified座面最大高度:1.1 mm
最大供电电压 (Vsup):3.6 V最小供电电压 (Vsup):0.8 V
标称供电电压 (Vsup):1.8 V表面贴装:YES
技术:CMOS温度等级:AUTOMOTIVE
端子面层:TIN端子形式:GULL WING
端子节距:0.65 mm端子位置:DUAL
处于峰值回流温度下的最长时间:30宽度:1.25 mm
Base Number Matches:1

74AUP1G32GW/DG,125 数据手册

 浏览型号74AUP1G32GW/DG,125的Datasheet PDF文件第15页浏览型号74AUP1G32GW/DG,125的Datasheet PDF文件第16页浏览型号74AUP1G32GW/DG,125的Datasheet PDF文件第17页浏览型号74AUP1G32GW/DG,125的Datasheet PDF文件第18页浏览型号74AUP1G32GW/DG,125的Datasheet PDF文件第19页浏览型号74AUP1G32GW/DG,125的Datasheet PDF文件第20页 
74AUP1G32  
NXP Semiconductors  
Low-power 2-input OR-gate  
18. Contents  
1
2
3
4
5
General description. . . . . . . . . . . . . . . . . . . . . . 1  
Features and benefits . . . . . . . . . . . . . . . . . . . . 1  
Ordering information. . . . . . . . . . . . . . . . . . . . . 2  
Marking. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2  
Functional diagram . . . . . . . . . . . . . . . . . . . . . . 2  
6
6.1  
6.2  
Pinning information. . . . . . . . . . . . . . . . . . . . . . 3  
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3  
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 3  
7
Functional description . . . . . . . . . . . . . . . . . . . 4  
Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . . 4  
Recommended operating conditions. . . . . . . . 4  
Static characteristics. . . . . . . . . . . . . . . . . . . . . 5  
Dynamic characteristics . . . . . . . . . . . . . . . . . . 8  
Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10  
Package outline . . . . . . . . . . . . . . . . . . . . . . . . 12  
Abbreviations. . . . . . . . . . . . . . . . . . . . . . . . . . 18  
Revision history. . . . . . . . . . . . . . . . . . . . . . . . 18  
8
9
10  
11  
12  
13  
14  
15  
16  
Legal information. . . . . . . . . . . . . . . . . . . . . . . 19  
Data sheet status . . . . . . . . . . . . . . . . . . . . . . 19  
Definitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . 19  
Disclaimers. . . . . . . . . . . . . . . . . . . . . . . . . . . 19  
Trademarks. . . . . . . . . . . . . . . . . . . . . . . . . . . 20  
16.1  
16.2  
16.3  
16.4  
17  
18  
Contact information. . . . . . . . . . . . . . . . . . . . . 20  
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21  
Please be aware that important notices concerning this document and the product(s)  
described herein, have been included in section ‘Legal information’.  
© NXP B.V. 2013.  
All rights reserved.  
For more information, please visit: http://www.nxp.com  
For sales office addresses, please send an email to: salesaddresses@nxp.com  
Date of release: 8 July 2013  
Document identifier: 74AUP1G32  
 

与74AUP1G32GW/DG,125相关器件

型号 品牌 描述 获取价格 数据表
74AUP1G32GW-Q100 NEXPERIA Low-power 2-input OR-gate

获取价格

74AUP1G32GW-Q100,125 NXP OR Gate, AUP/ULP/V Series, 1-Func, 2-Input, CMOS, PDSO5

获取价格

74AUP1G32GX NXP Low-power 2-input OR-gate

获取价格

74AUP1G32GX NEXPERIA Low-power 2-input OR-gateProduction

获取价格

74AUP1G32-Q100 NEXPERIA Low-power 2-input OR-gate

获取价格

74AUP1G332 NXP Low-power 3-input OR gate

获取价格