Datasheet > 74ACT2708CW

74ACT2708CW

更新时间： 2024-01-18 02:38:47

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		先进先出芯片
页数	文件大小	规格书
13页	93K
描述
FIFO, 64X9, 34.5ns, Synchronous, CMOS

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74ACT2708CW 技术参数

生命周期：	Obsolete	包装说明：	DIE,
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.81
最长访问时间：	34.5 ns	JESD-30 代码：	X-XUUC-N28
内存密度：	576 bit	内存宽度：	9
功能数量：	1	端子数量：	28
字数：	64 words	字数代码：	64
工作模式：	SYNCHRONOUS	组织：	64X9
可输出：	YES	封装主体材料：	UNSPECIFIED
封装代码：	DIE	封装形状：	UNSPECIFIED
封装形式：	UNCASED CHIP	并行/串行：	PARALLEL
认证状态：	Not Qualified	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
端子形式：	NO LEAD	端子位置：	UPPER
Base Number Matches：	1

74ACT2708CW 数据手册

February 1989

Revised January 1999

74ACT2708

64 x 9 First-In, First-Out Memory

General Description

Features

The ACT2708 is an expandable first-in, first-out memory

organized as 64 words by 9 bits. An 85 MHz shift-in and 60

MHz shift-out typical data rate makes it ideal for high-speed

applications. It uses a dual port RAM architecture with

pointer logic to achieve the high speed with negligible fall-

through time.

■ 64-words by 9-bit dual port RAM organization

■ 85 MHz shift-in, 60 MHz shift-out data rate, typical

■ Expandable in word width only

■ TTL-compatible inputs

■ Asynchronous or synchronous operation

■ Asynchronous master reset

■ Outputs source/sink 8 mA

Separate Shift-In (SI) and Shift-Out (SO) clocks control the

use of synchronous or asynchronous write or read. Other

controls include a Master Reset (MR) and Output Enable

(OE) for initializing the internal registers and allowing the

data outputs to be 3-STATE. Input Ready (IR) and Output

Ready (OR) signal when the FIFO is ready for I/O opera-

tions. The status flags HF and FULL indicate when the

FIFO is full, empty or half full.

■ 3-STATE outputs

■ Full ESD protection

■ Input and output pins directly in line for easy board lay-

out

■ TRW 1030 work-alike operation

The FIFO can be expanded to provide different word

lengths by tying off unused data inputs.

Applications

•

High-speed disk or tape controllers

A/D output buffers

High-speed graphics pixel buffer

Video time base correction

Digital filtering

Ordering Code:

Order Number Package Number

Package Description

74ACT2708PC

N28B

28-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-010, 0.600” Wide

Device also available in Tape and Reel. Specify by appending suffix letter “X” to the ordering code.

Connection Diagram

Pin Descriptions

Pin Assignment for DIP

Pin Names

D₀–D₈

Description

Data Inputs

Master Reset

Output Enable Input

Shift-In

Shift-Out

Input Ready

Output Ready

Half Full Flag

Full Flag

FULL

O₀–O₈

Data Outputs

FACT is a trademark of Fairchild Semiconductor Corporation.

DS010144.prf

www.fairchildsemi.com

12 3 4 5 6 7...13

下载PDF

与74ACT2708CW相关器件

型号	品牌	描述	获取价格	数据表
74ACT2708DC	TI	64X9 OTHER FIFO, 34.5ns, CDIP28, CERAMIC, DIP-28	获取价格
74ACT2708DCQR	TI	IC 64 X 9 OTHER FIFO, 34.5 ns, CDIP28, CERAMIC, DIP-28, FIFO	获取价格
74ACT2708LC	TI	64X9 OTHER FIFO, 34.5ns, CQCC28, CERAMIC, LCC-28	获取价格
74ACT2708LCX	TI	64X9 OTHER FIFO, 34.5ns, CQCC28, CERAMIC, LCC-28	获取价格
74ACT2708PC	FAIRCHILD	64 x 9 First-In, First-Out Memory	获取价格
74ACT2708PC	TI	64X9 OTHER FIFO, 34.5ns, PDIP28, 0.600 INCH, PLASTIC, DIP-28	获取价格

与74ACT2708CW相关文章

SG3525资料手册详解：SG3525参数分析、引脚说明、应用介绍
2024-05-23

5
AT89C51单片机资料手册详细解析及应用示例
2024-05-23

8
CP2102资料手册解读：CP2102引脚说明、关键参数分析
2024-05-23

4
资料手册解读：UC3842参数和管脚说明
2024-05-22

6

产品中心

服务支持

精选活动

关于我们

帮助中心

74ACT2708CW

74ACT2708CW 技术参数

74ACT2708CW 数据手册

与74ACT2708CW相关器件

与74ACT2708CW相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74ACT2708CW

74ACT2708CW 技术参数

74ACT2708CW 数据手册

与74ACT2708CW相关器件

与74ACT2708CW相关文章

您还可以找

您在本页遇到什么问题？