Datasheet > 74194

74194

更新时间： 2024-02-13 13:47:38

品牌	Logo	应用领域
意法半导体 - STMICROELECTRONICS		移位寄存器
页数	文件大小	规格书
12页	273K
描述
4 BIT PIPO SHIFT REGISTER

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74194 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	包装说明：	DIP, DIP16,.3
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.92	JESD-30 代码：	R-PDIP-T16
JESD-609代码：	e0	湿度敏感等级：	2A
位数：	4	功能数量：	1
端子数量：	16	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装等效代码：	DIP16,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
峰值回流温度（摄氏度）：	250	电源：	5 V
子类别：	Shift Registers	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	TTL
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
Base Number Matches：	1

74194 数据手册

M54HC194

M74HC194

4 BIT PIPO SHIFT REGISTER

HIGH SPEED

t_PD= 12 ns (TYP.) AT V_CC= 5 V

LOW POWER DISSIPATION

I_CC= 4 µA (MAX.) AT T_A= 25 °C

OUTPUT DRIVE CAPABILITY

10 LSTTL LOADS

SYMMETRICAL OUTPUT IMPEDANCE

I_OH= I_OL= 4 mA (MIN.)

BALANCED PROPAGATION DELAYS

B1R

(Plastic Package)

F1R

(Ceramic Package)

t_PLH= t_PHL

HIGH NOISE IMMUNITY

V_NIH= V_NIL= 28 % V_CC(MIN.)

WIDE OPERATING VOLTAGE RANGE

V_CC(OPR) = 2 V TO 6 V

PIN AND FUNCTION COMPATIBLE

WITH 54/74LS194

M1R

(Micro Package)

C1R

(Chip Carrier)

ORDER CODES :

M54HC194F1R

M74HC194B1R

M74HC194M1R

M74HC194C1R

DESCRIPTION

PIN CONNECTIONS (top view)

TheM54/74HC194 isahigh speed CMOS4BITPIPO

SHIFT REGISTER fabricated in silicon gate C²MOS

technology. It has the same high speed performance

of LSTTL combined with true CMOS low power con-

sumption. This SHIFT REGISTER is designed to in-

corporate virtuallyallof thefeaturesasystemdesigner

may want in a shift register. It features parallel inputs,

parallel outputs, right shift and left shift serial inputs,

clear line. The register has four distinct modes ofoper-

ation: PARALLEL (broadside) LOAD ; SHIFT RIGHT

(in the direction Q_AQ_D); SHIFT LEFT ; INHIBIT

CLOCK (do nothing). Synchronous parallel loading is

accomplished byapplying thefour databitsand taking

both mode control inputs, S0 and S1 high. The data

are loaded into their respective flip-flops and appear

at the outputs after the positive transition of the

CLOCK input. During loading, serial data flow is in-

hibited. Shift right isaccomplished synchronously with

the rising edge of the clockpulse when S0 is high and

S1 is low. Serial data for this mode is entered at the

SHIFT RIGHT data input. When S0 is low and S1 is

high,data shiftsleft synchronously and newdataisen-

tered at the SHIFT LEFT serial input. Clocking of the

flipflops isinhibited when bothmode control inputsare

low. The mode control inputs should be changed only

when theCLOCKinput ishigh. All inputsareequipped

with protection circuits against static discharge and

transient excess voltage.

NC =

No Internal

Connection

October 1992

1/12

12 3 4 5 6 7...12

下载PDF

与74194相关器件

型号	品牌	描述	获取价格	数据表
7419-45	MOLEX	Barrier Strip Terminal Block, 30A, 1 Row(s), 1 Deck(s)	获取价格
7419-45-56	MOLEX	Barrier Strip Terminal Block, 30A, 1 Row(s), 1 Deck(s)	获取价格
7419-47	MOLEX	Barrier Strip Terminal Block, 30A, 1 Row(s), 1 Deck(s)	获取价格
7419-49	MOLEX	Barrier Strip Terminal Block, 30A, 1 Row(s), 1 Deck(s)	获取价格
74194DC	TI	IC,SHIFT REGISTER,STD-TTL,DIP,16PIN,CERAMIC	获取价格
74194DCQM	FAIRCHILD	Shift Register, 4-Bit, TTL, CDIP16,	获取价格

与74194相关文章

STM32H743技术深度剖析与应用案例探索
2024-05-30

14
LM321中文资料解析：引脚功能介绍、技术特点、技术特性分析
2024-05-30

15
74HC14芯片资料介绍：性能特性分析、引脚介绍
2024-05-30

12
LM1875芯片手册：功放参数分析、引脚说明、电路设计要点
2024-05-30

9

产品中心

服务支持

精选活动

关于我们

帮助中心

74194

74194 技术参数

74194 数据手册

与74194相关器件

与74194相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74194

74194 技术参数

74194 数据手册

与74194相关器件

与74194相关文章

您还可以找

您在本页遇到什么问题？