Datasheet > 7008L15GG8

7008L15GG8

更新时间： 2024-01-11 10:18:53

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器内存集成电路
页数	文件大小	规格书
20页	717K
描述
Dual-Port SRAM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

7008L15GG8 技术参数

生命周期：	Active	包装说明：	PGA,
Reach Compliance Code：	compliant	风险等级：	5.8
最长访问时间：	15 ns	JESD-30 代码：	S-CPGA-P84
内存密度：	524288 bit	内存集成电路类型：	DUAL-PORT SRAM
内存宽度：	8	功能数量：	1
端子数量：	84	字数：	65536 words
字数代码：	64000	工作模式：	ASYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	64KX8	封装主体材料：	CERAMIC, METAL-SEALED COFIRED
封装代码：	PGA	封装形状：	SQUARE
封装形式：	GRID ARRAY	并行/串行：	PARALLEL
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	PIN/PEG	端子位置：	PERPENDICULAR
Base Number Matches：	1

7008L15GG8 数据手册

HIGH-SPEED

IDT7008S/L

64K x 8 DUAL-PORT

STATIC RAM

Features

◆

True Dual-Ported memory cells which allow simultaneous

reads of the same memory location

High-speed access

IDT7008 easily expands data bus width to 16 bits or

more using the Master/Slave select when cascading more

than one device

◆

– Commercial:15/20/25/35/55ns(max.)

– Industrial:20/55ns(max.)

Low-poweroperation

M/S = VIH for BUSY output flag on Master,

M/S = VIL for BUSY input on Slave

◆

Interrupt Flag

– IDT7008S

On-chip port arbitration logic

Active:750mW(typ.)

Full on-chip hardware support of semaphore signaling

between ports

Standby: 5mW (typ.)

◆

– IDT7008L

Fully asynchronous operation from either port

TTL-compatible, single 5V (±10%) power supply

Available in 84-pin PGA, 84-pin PLCC, and a 100-pin TQFP

Industrial temperature range (–40°C to +85°C) is available

for selected speeds

Active:750mW(typ.)

Standby: 1mW (typ.)

◆

Dual chip enables allow for depth expansion without

external logic

◆

Green parts available, see ordering information

FunctionalBlockDiagram

R/W

CE0L

CE1L

CE0R

CE1R

OE_L

I/O

Control

I/O

Control

I/O0-7L

I/O0-7R

(1,2)

BUSY_L

(1,2)

BUSY_R

64Kx8

MEMORY

ARRAY

7008

15L

15R

Address

Decoder

Address

Decoder

ARBITRATION

INTERRUPT

SEMAPHORE

LOGIC

CE0L

CE_0R

R/W

SEM

(2)

INTL

INT

M/S⁽¹⁾

3198 drw 01

NOTES:

1. BUSY is an input as a Slave (M/S = VIL) and an output when it is a Master (M/S = VIH).

2. BUSY and INT are non-tri-state totem-pole outputs (push-pull).

APRIL 2016

DSC 3198/11

12 3 4 5 6 7...20

下载PDF

与7008L15GG8相关器件

型号	品牌	描述	获取价格	数据表
7008L15GGI	IDT	HIGH-SPEED 64K x 8 DUAL-PORT STATIC RAM	获取价格
7008L15GGI8	IDT	HIGH-SPEED 64K x 8 DUAL-PORT STATIC RAM	获取价格
7008L15JG	IDT	HIGH-SPEED 64K x 8 DUAL-PORT STATIC RAM	获取价格
7008L15JG8	IDT	HIGH-SPEED 64K x 8 DUAL-PORT STATIC RAM	获取价格
7008L15JGI	IDT	HIGH-SPEED 64K x 8 DUAL-PORT STATIC RAM	获取价格
7008L15JGI8	IDT	HIGH-SPEED 64K x 8 DUAL-PORT STATIC RAM	获取价格