Datasheet > 638E17005A3T

638E17005A3T

更新时间： 2024-01-08 05:21:47

品牌	Logo	应用领域
西迪斯 - CTS		机械输出元件振荡器
页数	文件大小	规格书
7页	707K
描述
LVPECL Output Clock Oscillator

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

638E17005A3T 技术参数

是否Rohs认证：	符合	生命周期：	Active
Reach Compliance Code：	compliant	风险等级：	5.67
其他特性：	STANDBY; ENABLE/DISABLE FUNCTION; COMPLIMENTARY OUTPUT; TR, 7 INCH	最长下降时间：	0.7 ns
频率调整-机械：	NO	频率稳定性：	25%
安装特点：	SURFACE MOUNT	标称工作频率：	170 MHz
最高工作温度：	60 °C	最低工作温度：	-10 °C
振荡器类型：	LVPECL	输出负载：	50 OHM
物理尺寸：	7.0mm x 5.0mm x 2.0mm	最长上升时间：	0.7 ns
最大供电电压：	3.465 V	最小供电电压：	3.135 V
标称供电电压：	3.3 V	表面贴装：	YES
最大对称度：	55/45 %	端子面层：	Gold Flash (Au) - with Nickel (Ni) barrier
Base Number Matches：	1

638E17005A3T 数据手册

Model 638

Ultra Low Jitter LVPECL or LVDS Clock

Electrical Specifications

Output Parameters

PARAMETER

SYMBOL

CONDITIONS

MIN

TYP

MAX

UNIT

Start Up Time

T_S

Application of V_CC

‐

Enable Function [Standby]

Enable Input Voltage

Disable Input Voltage

Disable Time

V_IH

V_IL

Pin 1 or 2 Logic '1', Output Enabled

Pin 1 or 2 Logic '0', Output Disabled

Pin 1 or 2 Logic '1', Output Enabled

80 ‐ 124.9MHz, Bandwidth 12 kHz ‐ 20 MHz

125 ‐ 170MHz, Bandwidth 12 kHz ‐ 20 MHz

‐

0.7V_CC

‐

0.3V_CC

200

‐

T_PLZ

‐

Enable Time

‐

200

100

‐

Phase Jitter, RMS

tjrms

‐

Period Jitter, pk‐pk

pjpk‐pk

‐

2.6

Period Jitter, RMS

pjrms

‐

Enable Truth Table

Pin 1 or Pin 2

Logic ‘1’

Open

Pin 4 & Pin 5

Output

Logic ‘0’

High Imp.

Test Circuit

LVPECL

LVDS

Output Waveform

LVPECL or LVDS

DOC# 008‐0539‐0 Rev. A

Page 3 of 7

equipment. Visit www.ctscorp.com for list of applicable patent(s), more information, or to request a quote.

1 234 5 6 7

下载PDF

与638E17005A3T相关器件

型号	品牌	描述	获取价格	数据表
638E8006I2T	CTS	LVPECL Output Clock Oscillator	获取价格
638H	ETC	600H and 600NH series	获取价格
638L10622A2T	CTS	LVDS Output Clock Oscillator	获取价格
638L10622A3T	CTS	LVDS Output Clock Oscillator	获取价格
638L10622C2T	CTS	LVDS Output Clock Oscillator	获取价格
638L10622I2T	CTS	LVDS Output Clock Oscillator	获取价格