Datasheet > 548AM-03LF

548AM-03LF

更新时间： 2024-02-26 14:36:17

品牌	Logo	应用领域
艾迪悌 - IDT		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
7页	129K
描述
Clock Driver, 548 Series, 2 True Output(s), 1 Inverted Output(s), PDSO16, 0.150 INCH, GREEN, SOIC-16

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

548AM-03LF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	SOIC
包装说明：	SOP, SOP16,.25	针数：	16
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.06
系列：	548	输入调节：	STANDARD
JESD-30 代码：	R-PDSO-G16	JESD-609代码：	e3
长度：	9.9 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
最大I（ol）：	0.012 A	湿度敏感等级：	3
功能数量：	1	反相输出次数：	1
端子数量：	16	实输出次数：	2
最高工作温度：	70 °C	最低工作温度：
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP16,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	260	电源：	3.3 V
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.85 ns
座面最大高度：	1.75 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	3.47 V	最小供电电压 (Vsup)：	3.13 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	3.9 mm	最小 fmax：	120 MHz
Base Number Matches：	1

548AM-03LF 数据手册

DATASHEET

LOW SKEW CLOCK INVERTER AND DIVIDER

ICS548A-03

Description

Features

The ICS548A-03 is a low cost, low skew, high-performance

general purpose clock designed to produce a set of one

output clock, one inverted output clock, and one clock

divided-by-two. Using our patented Phase-Locked Loop

(PLL) techniques, the device operates from a frequency

range of 10 MHz to 120 MHz in the PLL mode, and up to

160 MHz in the non-PLL mode.

• Packaged in 16-pin SOIC (150 mil)

• Input clock up to 160 MHz in the non-PLL mode

• Provides clock outputs of CLK, CLK, and CLK/2

• Low skew (500 ps) on CLK, CLK, and CLK/2

• All outputs can be tri-stated

• Entire chip can be powered down by changing one or two

select pins

In applications that need to maintain low phase noise in the

clock tree, the non-PLL (when S3=S2=1) modes should be

used.

• 3.3 V operating range

• Available in commercial and industrial temperature

This chip is not a zero delay buffer. Many applications may

be able to use the ICS527 for zero delay dividers.

ranges

• RoHS 5 (green) or RoHS 6 (green and lead free)

compliant package

Block Diagram

VDD

GND

CLK

S3:S0

Clock

Synthesis

and Divider

Circuitry

CLK/2

Clock

input

Input

Buffer

OE (all outputs)

IDT™ / ICS™ LOW SKEW CLOCK INVERTER AND DIVIDER

ICS548A-03

REV C 063006

12 3 4 5 6 7

中文翻译

下载PDF

与548AM-03LF相关器件

型号	品牌	获取价格	描述	数据表
548AM-03LFT	IDT	获取价格	Clock Driver, 548 Series, 2 True Output(s), 1 Inverted Output(s), PDSO16, 0.150 INCH, GREE
548AMI-03LFT	IDT	获取价格	Clock Driver, 548 Series, 2 True Output(s), 1 Inverted Output(s), PDSO16, 0.150 INCH, GREE
548B	MCC	获取价格	NPN Silicon Amplifier Transistor 625mW
548G-05I	IDT	获取价格	Clock Generator, 49.152MHz, CMOS, PDSO16, MO-153, TSSOP-16
548G-05ILF	IDT	获取价格	Clock Generator, 49.152MHz, CMOS, PDSO16, ROHS COMPLIANT, MO-153, TSSOP-16
548G-05ILFT	IDT	获取价格	Clock Generator, 49.152MHz, CMOS, PDSO16, ROHS COMPLIANT, MO-153, TSSOP-16
548LP3E	HITTITE	获取价格	SiGe HBT MMIC LOW NOISE AMPLIFIER, 1.2 - 3.0 GHz
548M-03	IDT	获取价格	PLL Based Clock Driver, 548 Series, 2 True Output(s), 1 Inverted Output(s), PDSO16, 0.150
548M-03I	IDT	获取价格	PLL Based Clock Driver, 548 Series, 2 True Output(s), 1 Inverted Output(s), PDSO16, 0.150
548M-03IT	IDT	获取价格	PLL Based Clock Driver, 548 Series, 2 True Output(s), 1 Inverted Output(s), PDSO16, 0.150

与548AM-03LF相关文章

LTM4644/LTM4644-1：创新的四输出同步降压微模块调节器
2024-07-02

2
2N3500：一款多用途NPN硅晶体管的全面解析
2024-07-02

2
最详细资料解析：BA5917AFP参数说明、引脚说明
2024-07-02

5
MAX232IDR数据手册：产品特性、电气参数、替代型号推荐
2024-07-02

2

产品中心

服务支持

精选活动

关于我们

帮助中心

548AM-03LF

548AM-03LF 技术参数

548AM-03LF 数据手册

与548AM-03LF相关器件

与548AM-03LF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

548AM-03LF

548AM-03LF 技术参数

548AM-03LF 数据手册

与548AM-03LF相关器件

与548AM-03LF相关文章

您还可以找

您在本页遇到什么问题？