Datasheet > 逻辑 > 延迟线> 3D7110D-1.5

3D7110D-1.5

更新时间： 2025-08-31 07:40:35

品牌	Logo	应用领域
DATADELAY		延迟线逻辑集成电路光电二极管
页数	文件大小	规格书
5页	234K
描述
MONOLITHIC 10-TAP FIXED DELAY LINE (SERIES 3D7110)

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

3D7110D-1.5 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Not Recommended	零件包装代码：	SOIC
包装说明：	SOP,	针数：	14
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.74	系列：	CMOS/TTL
输入频率最大值（fmax）：	18 MHz	JESD-30 代码：	R-PDSO-G14
长度：	8.65 mm	逻辑集成电路类型：	SILICON DELAY LINE
功能数量：	1	抽头/阶步数：	10
端子数量：	14	最高工作温度：	70 °C
最低工作温度：		输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	可编程延迟线：	NO
认证状态：	Not Qualified	座面最大高度：	1.75 mm
最大供电电压 (Vsup)：	5.25 V	最小供电电压 (Vsup)：	4.75 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
总延迟标称（td）：	18.5 ns	宽度：	3.9 mm
Base Number Matches：	1

3D7110D-1.5 数据手册

3D7110

MONOLITHIC 10-TAP

FIXED DELAY LINE

(SERIES 3D7110)

FEATURES

PACKAGES

•

All-silicon, low-power CMOS technology

TTL/CMOS compatible inputs and outputs

Vapor phase, IR and wave solderable

Auto-insertable (DIP pkg.)

VDD

N/C

VDD

N/C

GND

O10

Low ground bounce noise

3D7110D SOIC

(150 Mil)

Leading- and trailing-edge accuracy

Delay range: .75 through 80ns

GND

O10

Delay tolerance: 5% or 1ns

Temperature stability: ±3% typical (0C-70C)

Vdd stability: ±1% typical (4.75V-5.25V)

Minimum input pulse width: 15% of total delay

14-pin Gull-Wing and 16-pin SOIC

N/C

VDD

N/C

3D7110 DIP

3D7110G Gull-Wing

available as drop-in replacements

for hybrid delay lines

For mechanical dimensions, click here.

GND

O10

For package marking details, click here.

3D7110S SOL

(300 Mil)

PIN DESCRIPTIONS

FUNCTIONAL DESCRIPTION

Delay Line Input

The 3D7110 10-Tap Delay Line product family consists of fixed-delay

CMOS integrated circuits. Each package contains a single delay line,

tapped and buffered at 10 points spaced uniformly in time. Tap-to-tap

(incremental) delay values can range from 0.75ns through 8.0ns. The

input is reproduced at the outputs without inversion, shifted in time as

per the user-specified dash number. The 3D7110 is TTL- and CMOS-

compatible, capable of driving ten 74LS-type loads, and features both

rising- and falling-edge accuracy.

Tap 1 Output (10%)

Tap 2 Output (20%)

Tap 3 Output (30%)

Tap 4 Output (40%)

Tap 5 Output (50%)

Tap 6 Output (60%)

Tap 7 Output (70%)

Tap 8 Output (80%)

Tap 9 Output (90%)

The all-CMOS 3D7110 integrated circuit has been designed as a

reliable, economic alternative to hybrid TTL fixed delay lines. It is offered

in a standard 14-pin auto-insertable DIP and space saving surface

mount 14- and 16-pin SOIC packages.

O10 Tap 10 Output (100%)

VDD +5 Volts

GND Ground

Doc #96005

12/2/96

DATA DELAY DEVICES, INC.

3 Mt. Prospect Ave. Clifton, NJ 07013

12 3 4 5

中文翻译

下载PDF

与3D7110D-1.5相关器件

型号	品牌	获取价格	描述	数据表
3D7110D-2	DATADELAY	获取价格	MONOLITHIC 10-TAP FIXED DELAY LINE (SERIES 3D7110)
3D7110D-2.5	DATADELAY	获取价格	MONOLITHIC 10-TAP FIXED DELAY LINE (SERIES 3D7110)
3D7110D-4	DATADELAY	获取价格	MONOLITHIC 10-TAP FIXED DELAY LINE (SERIES 3D7110)
3D7110D-5	DATADELAY	获取价格	MONOLITHIC 10-TAP FIXED DELAY LINE (SERIES 3D7110)
3D7110D-8	DATADELAY	获取价格	MONOLITHIC 10-TAP FIXED DELAY LINE (SERIES 3D7110)
3D7110D.75	ETC	获取价格	Logic IC
3D7110D1	ETC	获取价格	Logic IC
3D7110D1.5	ETC	获取价格	Logic IC
3D7110D2	ETC	获取价格	Logic IC
3D7110D2.5	ETC	获取价格	Logic IC

产品中心

服务支持

精选活动

关于我们

帮助中心

3D7110D-1.5

3D7110D-1.5 技术参数

3D7110D-1.5 数据手册

与3D7110D-1.5相关器件

与3D7110D-1.5相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

3D7110D-1.5

3D7110D-1.5 技术参数

3D7110D-1.5 数据手册

与3D7110D-1.5相关器件

与3D7110D-1.5相关文章

您还可以找

您在本页遇到什么问题？