MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
PA22/A4
PA23/PA25
VCORE
PA0
1
2
3
4
12 PA15/A9
11 PA10/PA14
10 PA6
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
PA26 / A1
VCORE
PA0
PA1 / NRST
VDD
VSS
PA2 / ROSC
PA6
PA25 / A2
PA24 / A3
PA23
PA22 / A4
PA20 / A6 / SWCLK
PA19 / SWDIO
PA18 / A7
PA17
WQFN16
9
PA5
SOT16
图6-6. 16 引脚RTR (WQFN)(顶视图)
图6-7. 16 引脚DYY (SOT)(顶视图)
6.2 引脚属性
表6-1 介绍了每个器件封装中每个引脚上可用的功能。
备注
器件上的每个数字 I/O 均映射到一个特定的引脚控制管理寄存器 (PINCMx),此寄存器让用户能够使用
PINCM.PF 控制位来配置所需的引脚功能。
表6-1. 引脚属性
引脚功能
引脚编号
PINCMx
I/O 结构
引脚名
称
数字(1)
模拟
VDD
VSS
4
5
7
8
3
3
4
6
7
3
6
7
3
5
6
2
不适用
不适用
不适用
电源
电源
VCORE
32
23
Power
UART1_TX [2] / I2C0_SDA [3] / TIMG1_C0 [4] /
SPI0_CS1 [5](默认BSL I2C_SDA)
5V 容限开
漏
1
2
PA0
PA1
1
2
4
5
24
1
4
4
3
UART1_RX [2] / I2C0_SCL [3] / TIMG1_C1 [4](默认
BSL I2C_SCL)
5V 容限开
漏
5
5
4
NRST
3
6
7
8
9
6
2
5
6
7
-
不适用
复位
标准
标准
标准
高速
标准
标准
3
4
5
6
7
8
PA2
PA3
PA4
PA5
PA6
PA7
ROSC
TIMG1_C1 [2] / SPI0_CS0 [3]
9
8
-
8
-
7
-
TIMG2_C0 [2] / SPI0_CS1 [3] / UART1_CTS [4]
TIMG2_C1 [2] / SPI0_POCI [3] / UART1_RTS [4]
TIMG0_C0 [2]/SPI0_PICO [3]/FCC_IN[4]
TIMG0_C1 [2] / SPI0_SCK [3]
10
11
12
9
-
-
–
9
–
8
10 13
-
10 10
CLK_OUT [3] / TIMG1_C0 [4]
11
12
-
-
-
-
-
-
–
UART0_TX [2] / SPI0_CS0 [3] / UART1_RTS [4] /
TIMG2_C0 [5]
9
PA8
PA9
-
-
-
-
标准
标准
高速
UART0_RX [2] / SPI0_PICO [3] / UART1_CTS [4] /
TIMG2_C1 [5]
10
11
13 14
14 15
8
9
-
–
–
UART1_TX [2] / SPI0_POCI [3] / I2C0_SDA [4] /
TIMG4_C0 [5]
PA10
11
–
UART1_RX [2] / SPI0_SCK [3] / I2C0_SCL [4] /
TIMG4_C1 [5]
12
13
PA11
PA12
15 16 10 11
16
-
-
–
标准
标准
UART0_CTS [2]/TIMG0_C0 [3]/FCC_IN[4]
-
-
-
–
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
7
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5