5秒后页面跳转
W3DG648V75D1I PDF预览

W3DG648V75D1I

更新时间: 2024-09-26 03:16:07
品牌 Logo 应用领域
WEDC 动态存储器
页数 文件大小 规格书
6页 119K
描述
DRAM,

W3DG648V75D1I 数据手册

 浏览型号W3DG648V75D1I的Datasheet PDF文件第2页浏览型号W3DG648V75D1I的Datasheet PDF文件第3页浏览型号W3DG648V75D1I的Datasheet PDF文件第4页浏览型号W3DG648V75D1I的Datasheet PDF文件第5页浏览型号W3DG648V75D1I的Datasheet PDF文件第6页 
W3DG648V-D1  
White Electronic Designs  
64MB- 8Mx64 SDRAM, UNBUFFERED  
FEATURES  
DESCRIPTION  
Burst Mode Operation  
Auto and Self Refresh capability  
LVTTL compatible inputs and outputs  
Serial Presence Detect with EEPROM  
Fully synchronous: All signals are registered on the positive  
edge of the system clock  
The W3DG648V is a 8Mx64 synchronous DRAM module  
which consists of eight 4Mx16 SDRAM components  
in TSOP II package, and one 2Kb EEPROM in an 8  
pin TSSOP package for Serial Presence Detect which  
are mounted on a 144 pin SO-DIMM multilayer FR4  
Substrate.  
Programmable Burst Lengths: 1, 2, 4, 8 or Full Page  
3.3V ꢀ.3V Power Supply  
144 pin SO-DIMM JEDEC  
* This product is subject to change without notice.  
PIN CONFIGURATIONS (FRONT SIDE/BACK SIDE)  
PIN NAMES  
PINOUT  
Aꢀ – A11  
BAꢀ-1  
Address Input (Multiplexed)  
PIN FRONT PIN  
BACK  
VSS  
PIN FRONT PIN  
BACK  
DQ45  
DQ46  
DQ47  
VSS  
PIN  
97  
99  
BACK  
DQ22  
DQ23  
VCC  
PIN  
98  
BACK  
DQ54  
DQ55  
VCC  
A7  
BAꢀ  
VSS  
BA1  
A11  
VCC  
DQMB6  
DQMB7  
VSS  
DQ56  
DQ57  
DQ58  
DQ59  
VCC  
DQ6ꢀ  
DQ61  
DQ62  
DQ63  
VSS  
Select Bank  
1
3
5
7
VSS  
DQꢀ  
DQ1  
DQ2  
DQ3  
VCC  
2
4
6
8
49  
51  
53  
55  
57  
59  
61  
63  
65  
67  
69  
71  
73  
75  
77  
79  
81  
83  
85  
87  
89  
91  
93  
95  
DQ13  
DQ14  
DQ15  
VSS  
5ꢀ  
52  
54  
56  
58  
6ꢀ  
62  
64  
66  
68  
7ꢀ  
72  
74  
76  
78  
8ꢀ  
82  
84  
86  
88  
9ꢀ  
92  
94  
96  
DQꢀ-63  
Data Input/Output  
Clock Input  
DQ32  
DQ33  
DQ34  
DQ35  
VCC  
1ꢀꢀ  
1ꢀ2  
1ꢀ4  
1ꢀ6  
1ꢀ8  
11ꢀ  
112  
114  
116  
118  
12ꢀ  
122  
124  
126  
128  
13ꢀ  
132  
134  
136  
138  
14ꢀ  
142  
144  
CLKꢀ, CLK1  
1ꢀ1  
1ꢀ3  
1ꢀ5  
1ꢀ7  
1ꢀ9  
111  
113  
115  
117  
119  
121  
123  
125  
127  
129  
131  
133  
135  
137  
139  
141  
143  
A6  
CKEꢀ, CKE1 Clock Enable Input  
9
1ꢀ  
12  
14  
16  
18  
2ꢀ  
22  
24  
26  
28  
3ꢀ  
32  
34  
36  
38  
4ꢀ  
42  
44  
46  
48  
NC  
NC  
NC  
NC  
CKEꢀ  
VCC  
CAS#  
NC  
NC  
NC  
CK1  
VSS  
NC  
A8  
VSS  
A9  
A1ꢀ/AP  
VCC  
CSꢀ#, CS1#  
RAS#  
CAS#  
WE#  
Chip Select Input  
Row Address Strobe  
Column Address Strobe  
Write Enable  
11  
13  
15  
17  
19  
21  
23  
25  
27  
29  
31  
33  
35  
37  
39  
41  
43  
45  
47  
DQ4  
DQ5  
DQ6  
DQ7  
VSS  
DQMBꢀ  
DQMB1  
VCC  
Aꢀ  
A1  
A2  
VSS  
DQ8  
DQ9  
DQ1ꢀ  
DQ11  
VCC  
DQ36  
DQ37  
DQ38  
DQ39  
VSS  
DQMB4  
DQMB5  
VCC  
A3  
A4  
A5  
VSS  
DQ4ꢀ  
DQ41  
DQ42  
DQ43  
VCC  
CKꢀ  
VCC  
RAS#  
WE#  
CSꢀ#  
NC  
NC  
VSS  
NC  
NC  
DQMB2  
DQMB3  
VSS  
DQ24  
DQ25  
DQ26  
DQ27  
VCC  
DQ28  
DQ29  
DQ3ꢀ  
DQ31  
VSS  
DQMBꢀ-7  
VCC  
DQMB  
Power Supply (3.3V)  
Ground  
VSS  
SDA  
Serial Data I/O  
Serial Clock  
SCL  
NC  
VCC  
DNU  
Do Not Use  
VCC  
DQ16  
DQ17  
DQ18  
DQ19  
VSS  
DQ48  
DQ49  
DQ5ꢀ  
DQ51  
VSS  
NC  
No Connect  
*
These pins are not used in this module.  
** These pins should be NC in the system which  
does not support SPD.  
DQ2ꢀ  
DQ21  
DQ52  
DQ53  
SDA**  
VCC  
SCL**  
VCC  
DQ12  
DQ44  
May 2004  
Rev. 3  
1
White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com  

与W3DG648V75D1I相关器件

型号 品牌 获取价格 描述 数据表
W3DG648V75D2 WEDC

获取价格

64MB- 8Mx64 SDRAM UNBUFFERED
W3DG648V7D1 WEDC

获取价格

64MB - 2x4Mx64 SDRAM, UNBUFFERED
W3DG648V7D1I WEDC

获取价格

DRAM,
W3DG648V7D2 WEDC

获取价格

64MB- 8Mx64 SDRAM UNBUFFERED
W3DG648V-D1 WEDC

获取价格

64MB - 2x4Mx64 SDRAM, UNBUFFERED
W3DG648V-D2 WEDC

获取价格

64MB- 8Mx64 SDRAM UNBUFFERED
W3DG72127V10D2 WEDC

获取价格

1GB - 128Mx72 SDRAM REGISTERED and SPD, w/PLL
W3DG72127V75D2 WEDC

获取价格

1GB - 128Mx72 SDRAM REGISTERED and SPD, w/PLL
W3DG72127V7D2 WEDC

获取价格

1GB - 128Mx72 SDRAM REGISTERED and SPD, w/PLL
W3DG72127V-D2 WEDC

获取价格

1GB - 128Mx72 SDRAM REGISTERED and SPD, w/PLL