5秒后页面跳转
UPD3794CY PDF预览

UPD3794CY

更新时间: 2024-01-31 21:15:29
品牌 Logo 应用领域
日电电子 - NEC 模拟IC传感器图像传感器信号电路光电二极管
页数 文件大小 规格书
20页 167K
描述
2700 PIXELS x 3 COLOR CCD LINEAR IMAGE SENSOR

UPD3794CY 技术参数

生命周期:Obsolete零件包装代码:DIP
包装说明:DIP,针数:22
Reach Compliance Code:unknownHTS代码:8542.39.00.01
风险等级:5.83Is Samacsys:N
模拟集成电路 - 其他类型:ANALOG CIRCUITJESD-30 代码:R-PDIP-T22
长度:44 mm功能数量:1
端子数量:22最高工作温度:60 °C
最低工作温度:-25 °C封装主体材料:PLASTIC/EPOXY
封装代码:DIP封装形状:RECTANGULAR
封装形式:IN-LINE认证状态:Not Qualified
座面最大高度:4.79 mm最大供电电压 (Vsup):12.6 V
最小供电电压 (Vsup):11.4 V表面贴装:NO
技术:MOS温度等级:OTHER
端子形式:THROUGH-HOLE端子节距:2.54 mm
端子位置:DUAL宽度:10.16 mm
Base Number Matches:1

UPD3794CY 数据手册

 浏览型号UPD3794CY的Datasheet PDF文件第1页浏览型号UPD3794CY的Datasheet PDF文件第2页浏览型号UPD3794CY的Datasheet PDF文件第3页浏览型号UPD3794CY的Datasheet PDF文件第5页浏览型号UPD3794CY的Datasheet PDF文件第6页浏览型号UPD3794CY的Datasheet PDF文件第7页 
µPD3794  
ABSOLUTE MAXIMUM RATINGS (TA = +25 °C)  
Parameter  
Output drain voltage  
Symbol  
Ratings  
–0.3 to +15  
–0.3 to +8  
–0.3 to +8  
–0.3 to +8  
–0.3 to +8  
–25 to +60  
–40 to +70  
Unit  
V
VOD  
Shift register clock voltage  
Reset gate clock voltage  
Transfer gate clock voltage  
RGB select input voltage  
Operating ambient temperature  
Storage temperature  
Vφ1, Vφ2  
VφRB  
V
V
VφTG1 to VφTG3  
VSEL1,VSEL2  
TA  
V
V
°C  
°C  
Tstg  
Caution  
Exposure to ABSOLUTE MAXIMUM RATINGS for extended periods may affect device reliability;  
exceeding the ratings could cause permanent damage. The parameters apply independently.  
RECOMMENDED OPERATING CONDITIONS (TA = +25 °C)  
Parameter  
Output drain voltage  
Symbol  
MIN.  
11.4  
4.5  
TYP.  
12.0  
5.0  
0
MAX.  
12.6  
5.5  
Unit  
V
VOD  
Shift register clock high level  
Shift register clock low level  
Reset gate clock high level  
Reset gate clock low level  
Transfer gate clock high level  
Transfer gate clock low level  
RGB select input high level  
RGB select input low level  
Data rate  
Vφ1H, Vφ2H  
Vφ1L, Vφ2L  
VφRBH  
V
–0.3  
4.5  
+0.5  
5.5  
V
5.0  
V
VφRBL  
–0.3  
4.5  
0
+0.5  
V
Vφ1HNote  
Vφ1HNote  
VφTG1H to VφTG3H  
VφTG1L to VφTG3L  
VSEL1H, VSEL2H  
VSEL1L, VSEL2L  
fφRB  
V
–0.3  
4.5  
0
+0.5  
5.5  
V
5.0  
0
V
–0.3  
+0.5  
4.0  
V
1.0  
MHz  
Note When Transfer gate clock high level (VφTG1H to VφTG3H) is higher than Shift register clock high level (Vφ1H),  
Image lag can increase.  
4

与UPD3794CY相关器件

型号 品牌 描述 获取价格 数据表
UPD3797CY ETC LINEAR CCD IMAGE ARRAY

获取价格

UPD3797D ETC LINEAR CCD IMAGE ARRAY

获取价格

UPD3798 NEC 5348 PIXELS x 3 COLOR CCD LINEAR IMAGE SENSOR

获取价格

UPD3798CY NEC 5348 PIXELS x 3 COLOR CCD LINEAR IMAGE SENSOR

获取价格

UPD3799 NEC 5300 PIXELS x 3 COLOR CCD LINEAR IMAGE SENSOR

获取价格

UPD3799CY NEC 5300 PIXELS x 3 COLOR CCD LINEAR IMAGE SENSOR

获取价格