5秒后页面跳转
TM2EP72DPN-50 PDF预览

TM2EP72DPN-50

更新时间: 2024-01-26 20:19:38
品牌 Logo 应用领域
德州仪器 - TI 动态存储器内存集成电路
页数 文件大小 规格书
22页 322K
描述
2MX72 EDO DRAM MODULE, 13ns, DMA168, DIMM-168

TM2EP72DPN-50 技术参数

生命周期:Obsolete零件包装代码:DIMM
包装说明:DIMM, DIMM168针数:168
Reach Compliance Code:unknownECCN代码:EAR99
HTS代码:8542.32.00.24风险等级:5.84
访问模式:SINGLE BANK PAGE BURST最长访问时间:13 ns
其他特性:CAS BEFORE RAS REFRESHI/O 类型:COMMON
JESD-30 代码:R-XDMA-N168内存密度:150994944 bit
内存集成电路类型:EDO DRAM MODULE内存宽度:72
功能数量:1端口数量:1
端子数量:168字数:2097152 words
字数代码:2000000工作模式:ASYNCHRONOUS
最高工作温度:70 °C最低工作温度:
组织:2MX72输出特性:3-STATE
封装主体材料:UNSPECIFIED封装代码:DIMM
封装等效代码:DIMM168封装形状:RECTANGULAR
封装形式:MICROELECTRONIC ASSEMBLY电源:3.3 V
认证状态:Not Qualified刷新周期:2048
最大待机电流:0.009 A子类别:DRAMs
最大压摆率:0.99 mA最大供电电压 (Vsup):3.6 V
最小供电电压 (Vsup):3 V标称供电电压 (Vsup):3.3 V
表面贴装:NO技术:MOS
温度等级:COMMERCIAL端子形式:NO LEAD
端子节距:1.27 mm端子位置:DUAL
Base Number Matches:1

TM2EP72DPN-50 数据手册

 浏览型号TM2EP72DPN-50的Datasheet PDF文件第4页浏览型号TM2EP72DPN-50的Datasheet PDF文件第5页浏览型号TM2EP72DPN-50的Datasheet PDF文件第6页浏览型号TM2EP72DPN-50的Datasheet PDF文件第8页浏览型号TM2EP72DPN-50的Datasheet PDF文件第9页浏览型号TM2EP72DPN-50的Datasheet PDF文件第10页 
TM2EP64DPN, TM2EP64DJN, TM4EP64DPN, TM4EP64DJN  
TM2EP72DPN, TM2EP72DJN, TM4EP72DPN, TM4EP72DJN  
EXTENDED-DATA-OUT DYNAMIC RAM MODULES  
SMMS684A – AUGUST 1997 – REVISED FEBRUARY 1998  
absolute maximum ratings over ambient temperature range (unless otherwise noted)  
Supply voltage range, V  
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . –0.5 V to 4.6 V  
DD  
Voltage range on any pin (see Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . – 0.5 V to 4.6 V  
Short-circuit output current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50 mA  
Power dissipation: TM2EP64DxN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 W  
TM2EP72DxN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 W  
TM4EP64DxN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 W  
TM4EP72DxN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 W  
Ambient temperature range, T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0°C to 70°C  
A
stg  
Storage temperature range, T  
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . – 55°C to 125°C  
Stresses beyond those listed under “absolute maximum ratings” may cause permanent damage to the device. These are stress ratings only, and  
functional operation of the device at these or any other conditions beyond those indicated under “recommended operating conditions” is not  
implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.  
NOTE 1: All voltage values are with respect to V  
.
SS  
recommended operating conditions  
MIN NOM  
MAX  
UNIT  
V
V
V
V
V
V
Supply voltage  
3
3.3  
0
3.6  
DD  
Supply voltage  
V
SS  
High-level input voltage  
High-level input voltage for the SPD device  
Low-level input voltage  
Ambient temperature  
2
2
V
DD  
+ 0.3  
V
IH  
5.5  
0.8  
70  
V
IHSPD  
IL  
0.3  
0
V
T
A
°C  
capacitance over recommended ranges of supply voltage and ambient temperature, f = 1 MHz  
(see Note 2)  
’2EP64DxN  
’2EP72DxN  
’4EP64DxN  
’4EP72DxN  
PARAMETER  
UNIT  
MIN MAX  
MIN MAX  
MIN MAX  
MIN MAX  
C
C
C
C
C
C
C
C
Input capacitance, A0A10  
Input capacitance, OEx  
42  
30  
9
47  
37  
16  
37  
37  
9
82  
58  
16  
30  
38  
16  
9
92  
72  
30  
37  
37  
16  
9
pF  
pF  
pF  
pF  
pF  
pF  
pF  
pF  
i(A)  
i(OE)  
i(CAS)  
i(RAS)  
i(W)  
Input capacitance, CASx  
Input capacitance, RASx  
30  
30  
9
Input capacitance, WEx  
Output capacitance  
o
Input/output capacitance, SDA input  
Input capacitance, SA0,SA1,SA2,SCL inputs  
9
9
i/o(SDA)  
i(SPD)  
7
7
7
7
NOTE 2:  
V
DD  
= NOM supply voltage ±10%, and the bias on pins under test is 0 V.  
7
POST OFFICE BOX 1443 HOUSTON, TEXAS 77251–1443  

与TM2EP72DPN-50相关器件

型号 品牌 描述 获取价格 数据表
TM2EP72DPN-60 TI 2MX72 EDO DRAM MODULE, 15ns, DMA168, DIMM-168

获取价格

TM2EP72DPN-70 TI 2MX72 EDO DRAM MODULE, 18ns, DMA168, DIMM-168

获取价格

TM2EP72DPNDGC TI 2MX72 EDO DRAM MODULE, 50ns, DMA168, DIMM-168

获取价格

TM2FJ64DPN-50 TI 2MX64 EDO DRAM MODULE, 50ns, DMA144, DIMM-144

获取价格

TM2FJ64DPN-70 TI 2MX64 EDO DRAM MODULE, 70ns, DMA144, DIMM-144

获取价格

TM2FJ64EPN-50 TI 2MX64 EDO DRAM MODULE, 50ns, DMA144, DIMM-144

获取价格