5秒后页面跳转
SSTVF16859BG-T PDF预览

SSTVF16859BG-T

更新时间: 2023-02-26 14:45:41
品牌 Logo 应用领域
艾迪悌 - IDT 光电二极管
页数 文件大小 规格书
10页 128K
描述
Bus Driver, PDSO64

SSTVF16859BG-T 数据手册

 浏览型号SSTVF16859BG-T的Datasheet PDF文件第2页浏览型号SSTVF16859BG-T的Datasheet PDF文件第3页浏览型号SSTVF16859BG-T的Datasheet PDF文件第4页浏览型号SSTVF16859BG-T的Datasheet PDF文件第5页浏览型号SSTVF16859BG-T的Datasheet PDF文件第6页浏览型号SSTVF16859BG-T的Datasheet PDF文件第7页 
ICSSSTVF16859B  
Integrated  
Circuit  
Systems,Inc.  
DDR 13-Bit to 26-Bit Registered Buffer  
Recommended Applications:  
Pin Configuration  
• DDR Memory Modules:  
Q13A  
1
2
3
4
5
6
7
8
9
64  
63  
62  
61  
60  
59  
58  
57  
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
VDDQ  
GND  
D13  
- DDRI (PC1600, PC2100)  
- DDR333 (PC2700)  
Q12A  
Q11A  
Q10A  
Q9A  
VDDQ  
GND  
Q8A  
Q7A  
Q6A  
Q5A  
Q4A  
Q3A  
Q2A  
GND  
Q1A  
Q13B  
VDDQ  
Q12B  
Q11B  
Q10B  
Q9B  
D12  
- DDRI-400 (PC3200)  
VDD  
VDDQ  
GND  
D11  
D10  
D9  
GND  
D8  
D7  
RESET#  
GND  
CLK#  
CLK  
VDDQ  
VDD  
VREF  
D6  
GND  
D5  
D4  
D3  
• Provides complete DDR DIMM logic solution with  
ICS93V857 or ICS95V857  
• SSTL_2 compatible data registers  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
28  
29  
30  
31  
32  
Product Features:  
• Differential clock signals  
• Meets SSTL_2 signal data  
• Supports SSTL_2 class I specifications on outputs  
• Low-voltage operation  
- VDD = 2.3V to 2.7V  
• Available in 64 pin TSSOP and 56 pin MLF packages  
Q8B  
Q7B  
Q6B  
GND  
VDDQ  
Q5B  
Q4B  
Q3B  
Truth Table1  
GND  
VDDQ  
VDD  
D2  
D1  
GND  
VDDQ  
Inputs  
CLK  
X or  
Q Outputs  
Q
RESET#  
CLK#  
D
X or  
X or  
L
L
Floating Floating Floating  
Q2B  
Q1B  
H
H
H
H
L
H
L
Q0(2)  
64-Pin TSSOP  
6.10 mm. Body, 0.50 mm. pitch  
L or H  
L or H  
X
Notes:  
1.  
H = "High" Signal Level  
L = "Low" Signal Level  
56  
43  
= Transition "Low"-to-"High"  
= Transition "High"-to-"Low"  
X = Don't Care  
1
Q7A  
Q6A  
42  
D10  
D9  
Q5A  
Q4A  
Q3A  
Q2A  
D8  
D7  
2.  
Output level before the indicated steady state  
input conditions were established.  
RESET#  
GND  
CLK#  
CLK  
VDDQ  
VDD  
VREF  
D6  
Block Diagram  
Q1A  
ICSSSTVF16859B  
Q13B  
VDDQ  
Q12B  
Q11B  
Q10B  
Q9B  
CLK  
CLK#  
RESET#  
R
Q1A  
Q1B  
CLK  
D5  
29  
D4  
D1  
VREF  
D1  
14  
Q8B  
15  
28  
To 12 Other Channels  
56-pin FVQFN (MLF2)  
1019B—03/15/05  

与SSTVF16859BG-T相关器件

型号 品牌 获取价格 描述 数据表
SSTVF16859BS NXP

获取价格

13-bit 1:2 SSTL_2 registered buffer for DDR
SSTVF16859BS,118 NXP

获取价格

IC SSTV SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PQCC56, 8 X 8 MM, 0.85 M
SSTVF16859BS,151 NXP

获取价格

IC SSTV SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PQCC56, 8 X 8 MM, 0.85 M
SSTVF16859BS,157 NXP

获取价格

IC SSTV SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PQCC56, 8 X 8 MM, 0.85 M
SSTVF16859DGG NXP

获取价格

13-bit 1:2 SSTL_2 registered buffer for DDR
SSTVF16859EC NXP

获取价格

13-bit 1:2 SSTL_2 registered buffer for DDR
SSTVF16859EC,518 NXP

获取价格

SSTVF16859 - 13-bit 1 : 2 SSTL_2 registered buffer for DDR
SSTVF16859EC,551 NXP

获取价格

SSTVF16859 - 13-bit 1 : 2 SSTL_2 registered buffer for DDR
SSTVF16859EC,557 NXP

获取价格

SSTVF16859 - 13-bit 1 : 2 SSTL_2 registered buffer for DDR
SSTVF16859YK-T IDT

获取价格

D Flip-Flop, SSTV Series, 1-Func, Positive Edge Triggered, 13-Bit, True Output