5秒后页面跳转
| 是否Rohs认证： | 不符合 | 生命周期： | Obsolete |
| 包装说明： | DIP, DIP14,.3 | Reach Compliance Code： | not_compliant |
| 风险等级： | 5.44 | JESD-30 代码： | R-XDIP-T14 |
| 逻辑集成电路类型： | AND-OR-INVERT GATE | 端子数量： | 14 |
| 最高工作温度： | 70 °C | 最低工作温度： | |
| 封装主体材料： | CERAMIC | 封装代码： | DIP |
| 封装等效代码： | DIP14,.3 | 封装形状： | RECTANGULAR |
| 封装形式： | IN-LINE | 电源： | 5 V |
| 施密特触发器： | NO | 子类别： | Gates |
| 标称供电电压 (Vsup)： | 5 V | 表面贴装： | NO |
| 技术： | TTL | 温度等级： | COMMERCIAL |
| 端子形式： | THROUGH-HOLE | 端子节距： | 2.54 mm |
| 端子位置： | DUAL | Base Number Matches： | 1 |
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| SN74S51N | TI |
获取价格 |
AND-OR-INVERT GATES |
|
| SN74S51N1 | ROCHESTER |
获取价格 |
AND-OR-Invert Gate |
|
| SN74S51N3 | TI |
获取价格 |
AND-OR-INVERT GATES |
|
| SN74S51NE4 | TI |
获取价格 |
AND-OR-INVERT GATES |
|
| SN74S51NP1 | TI |
获取价格 |
IC,LOGIC GATE,2 2/2-IN AND-NOR,S-TTL,DIP,14PIN,PLASTIC |
|
| SN74S51NP3 | TI |
获取价格 |
IC,LOGIC GATE,2 2/2-IN AND-NOR,S-TTL,DIP,14PIN,PLASTIC |
|
| SN74S51NP3 | ROCHESTER |
获取价格 |
AND-OR-Invert Gate |
|
| SN74S64 | TI |
获取价格 |
4-2-3-2 INPUT AND-OR-INVERT GATES |
|
| SN74S64D | TI |
获取价格 |
4-2-3-2 INPUT AND-OR-INVERT GATES |
|
| SN74S64D3 | ROCHESTER |
获取价格 |
AND-OR-Invert Gate |
|
采用MCU+MPU双处理器架构实现的创新应用设计探索
解读L9904TR手册资料：产品概述、主要功能、电气参数
芯片底部填充工艺：提升电子设备可靠性的关键步骤
REF03GPZ资料解读：主要特征、技术参数、应用场景
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
如果您发现信息不准确，
