Datasheet > 微控制器和处理器 > 并行 IO 端口> PSD813F1A-70MT

PSD813F1A-70MT

更新时间： 2024-09-30 22:58:51

品牌	Logo	应用领域
意法半导体 - STMICROELECTRONICS		并行IO端口微控制器和处理器外围集成电路
页数	文件大小	规格书
110页	1681K
描述
Flash In-System Programmable (ISP) Peripherals for 8-bit MCUs, 5V

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

PSD813F1A-70MT 技术参数

生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	QFP,	针数：	52
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.62
JESD-30 代码：	S-PQFP-G52	长度：	10 mm
I/O 线路数量：	27	端口数量：	4
端子数量：	52	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	QFP	封装形状：	SQUARE
封装形式：	FLATPACK	座面最大高度：	2.35 mm
最大供电电压：	5.5 V	最小供电电压：	4.5 V
标称供电电压：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	QUAD	宽度：	10 mm
uPs/uCs/外围集成电路类型：	PARALLEL IO PORT, GENERAL PURPOSE	Base Number Matches：	1

PSD813F1A-70MT 数据手册

PSD813F1

Flash In-System Programmable (ISP)

Peripherals for 8-bit MCUs, 5V

FEATURES SUMMARY

■

DUAL BANK FLASH MEMORIES

Figure 1. Packages

–

1 Mbit of Primary Flash Memory (8

Uniform Sectors)

256 Kbit Secondary EEPROM (4 Uniform

Sectors)

Concurrent operation: read from one

memory while erasing and writing the

other

PQFP52 (M)

■

16 Kbit SRAM (BATTERY-BACKED)

PLD WITH MACROCELLS

–

Over 3,000 Gates Of PLD: DPLD and

CPLD

DPLD - User-defined Internal chip-select

decoding

CPLD with 16 Output Macrocells (OMCs)

and 24 Input Macrocells (IMCs)

PLCC52 (J)

■

27 RECONFIGURABLE I/Os

–

27 individually configurable I/O port pins

that can be used for the following

functions:

MCU I/Os;

PLD I/Os;

TQFQ64 (U)

Latched MCU address output; and

Special function I/Os.

Note: 16 of the I/O ports may be

configured as open-drain outputs.

ENHANCED JTAG SERIAL PORT

■

HIGH ENDURANCE:

–

100,000 Erase/WRITE Cycles of Flash

Memory

■

–

Built-in JTAG-compliant serial port allows

full-chip In-System Programmability (ISP)

Efficient manufacturing allows for easy

product testing and programming

–

10,000 Erase/WRITE Cycles of EEPROM

1,000 Erase/WRITE Cycles of PLD

Data Retention: 15-year minimum at 90°C

(for Main Flash, Boot, PLD and

Configuration bits).

–

■

PAGE REGISTER

–

Internal page register that can be used to

expand the microcontroller address space

by a factor of 256.

■

SINGLE SUPPLY VOLTAGE:

5V±10% for 5V

STANDBY CURRENT AS LOW AS 50µA

–

PROGRAMMABLE POWER MANAGEMENT

August 2004

1/110

12 3 4 5 6 7...110

中文翻译

下载PDF

与PSD813F1A-70MT相关器件

型号	品牌	获取价格	描述	数据表
PSD813F1A-70U	STMICROELECTRONICS	获取价格	Flash In-System Programmable (ISP) Peripherals for 8-bit MCUs, 5V
PSD813F1A-70UI	STMICROELECTRONICS	获取价格	Flash In-System Programmable (ISP) Peripherals for 8-bit MCUs, 5V
PSD813F1A-70UT	STMICROELECTRONICS	获取价格	Flash In-System Programmable (ISP) Peripherals for 8-bit MCUs, 5V
PSD813F1-A-90J	STMICROELECTRONICS	获取价格	Flash In-System Programmable ISP Peripherals For 8-bit MCUs
PSD813F1A-90J	STMICROELECTRONICS	获取价格	Flash In-System Programmable (ISP) Peripherals for 8-bit MCUs, 5V
PSD813F1-A-90JI	STMICROELECTRONICS	获取价格	Flash In-System Programmable ISP Peripherals For 8-bit MCUs
PSD813F1A-90JI	STMICROELECTRONICS	获取价格	Flash In-System Programmable (ISP) Peripherals for 8-bit MCUs, 5V
PSD813F1A-90JIT	STMICROELECTRONICS	获取价格	128KX8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQCC52, PLASTIC, LCC-52
PSD813F1A-90JT	STMICROELECTRONICS	获取价格	Flash In-System Programmable (ISP) Peripherals for 8-bit MCUs, 5V
PSD813F1A-90JUT	STMICROELECTRONICS	获取价格	128KX8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQFP64, ROHS COMPLIANT, TQFP-64

与PSD813F1A-70MT相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

34
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

28
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

27
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

38

产品中心

服务支持

精选活动

关于我们

帮助中心

PSD813F1A-70MT

PSD813F1A-70MT 技术参数

PSD813F1A-70MT 数据手册

与PSD813F1A-70MT相关器件

与PSD813F1A-70MT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

PSD813F1A-70MT

PSD813F1A-70MT 技术参数

PSD813F1A-70MT 数据手册

与PSD813F1A-70MT相关器件

与PSD813F1A-70MT相关文章

您还可以找

您在本页遇到什么问题？