Datasheet > 微控制器和处理器 > 并行 IO 端口> PCA9539APW

PCA9539APW

更新时间： 2024-01-06 10:48:18

品牌	Logo	应用领域
恩智浦 - NXP		并行IO端口微控制器和处理器外围集成电路光电二极管
页数	文件大小	规格书
39页	2401K
描述
Low-voltage 16-bit I2C-bus I/O port with interrupt and reset

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

PCA9539APW 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	包装说明：	TSSOP, TSSOP24,.25
Reach Compliance Code：	unknown	风险等级：	5.3
JESD-30 代码：	R-PDSO-G24	JESD-609代码：	e3
长度：	7.8 mm	湿度敏感等级：	1
位数：	16	I/O 线路数量：	16
端口数量：	2	端子数量：	24
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP24,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	225
电源：	2.5/5 V	认证状态：	Not Qualified
座面最大高度：	1.1 mm	子类别：	Parallel IO Port
最大供电电压：	5.5 V	最小供电电压：	2.3 V
标称供电电压：	3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	MATTE TIN	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	4.4 mm
Base Number Matches：	1

PCA9539APW 数据手册

PCA9539A

NXP Semiconductors

Low voltage 16-bit I²C-bus I/O port with interrupt and reset

Table 12. Configuration port 1 register (address 07h)

Bit

C1.7

C1.6

C1.5

C1.4

C1.3

C1.2

C1.1

C1.0

Symbol

Default

6.3 I/O port

When an I/O is configured as an input, FETs Q1 and Q2 are off, which creates a

high-impedance input. The input voltage may be raised above V_DDto a maximum of 5.5 V.

If the I/O is configured as an output, Q1 or Q2 is enabled, depending on the state of the

Output port register. In this case, there are low-impedance paths between the I/O pin and

either V_DDor V_SS. The external voltage applied to this I/O pin should not exceed the

recommended levels for proper operation.

data from

output port

shift register

configuration

data from

shift register

write

configuration

pulse

P0_0 to P0_7

P1_0 to P1_7

write pulse

ESD

protection

diode

output port

input port

read pulse

to INT

polarity

inversion

data from

shift register

polarity

inversion

write polarity

pulse

002aah246

At power-on reset, all registers return to default values.

Fig 6. Simplified schematic of the I/Os (P0_0 to P0_7, P1_0 to P1_7)

6.4 Power-on reset

When power (from 0 V) is applied to V_DD, an internal power-on reset holds the PCA9539A

in a reset condition until V_DDhas reached V_POR. At that time, the reset condition is

released and the PCA9539A registers and I²C-bus/SMBus state machine initializes to

their default states. After that, V_DDmust be lowered to below V_PORFand back up to the

operating voltage for a power-reset cycle. See Section 8.2 “Power-on reset requirements”.

PCA9539A

All information provided in this document is subject to legal disclaimers.

Product data sheet

Rev. 1 — 26 September 2012

8 of 39

1...5 6 789 10 11...39

下载PDF

与PCA9539APW相关器件

型号	品牌	描述	获取价格	数据表
PCA9539APW,118	NXP	PCA9539A - Low voltage 16-bit I²C-bus I/O por	获取价格
PCA9539BS	NXP	16-bit I2C and SMBus, low power I/O port with interrupt and reset	获取价格
PCA9539BS,118	NXP	PCA9539; PCA9539R - 16-bit I²C-bus and SMBus	获取价格
PCA9539BS-T	NXP	IC IC,I/O PORT,16-BIT,CMOS,LLCC,24PIN,PLASTIC, Parallel IO Port	获取价格
PCA9539D	NXP	16-bit I2C and SMBus, low power I/O port with interrupt and reset	获取价格
PCA9539D,112	NXP	PCA9539; PCA9539R - 16-bit I²C-bus and SMBus	获取价格

与PCA9539APW相关文章

资料手册解读：UC3842参数和管脚说明
2024-05-22

3
一文带你了解无源晶振的负载电容为何要加两颗谐振电容CL1和CL2
2024-05-22

4
玻璃管保险丝与陶瓷管保险丝：区别与替代性探讨
2024-05-22

3
PCF8574资料解读：主要参数分析、引脚说明
2024-05-21

16

产品中心

服务支持

精选活动

关于我们

帮助中心

PCA9539APW

PCA9539APW 技术参数

PCA9539APW 数据手册

与PCA9539APW相关器件

与PCA9539APW相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

PCA9539APW

PCA9539APW 技术参数

PCA9539APW 数据手册

与PCA9539APW相关器件

与PCA9539APW相关文章

您还可以找

您在本页遇到什么问题？