5秒后页面跳转
MT4LC8M8P4DJ-5 PDF预览

MT4LC8M8P4DJ-5

更新时间: 2024-10-01 22:15:55
品牌 Logo 应用领域
镁光 - MICRON 动态存储器
页数 文件大小 规格书
22页 397K
描述
DRAM

MT4LC8M8P4DJ-5 技术参数

是否Rohs认证: 不符合生命周期:Obsolete
零件包装代码:SOJ包装说明:0.400 INCH, PLASTIC, SOJ-32
针数:32Reach Compliance Code:not_compliant
ECCN代码:EAR99HTS代码:8542.32.00.02
风险等级:5.3访问模式:FAST PAGE WITH EDO
最长访问时间:50 ns其他特性:RAS ONLY/CAS BEFORE RAS/HIDDEN REFRESH
I/O 类型:COMMONJESD-30 代码:R-PDSO-J32
JESD-609代码:e0长度:20.98 mm
内存密度:67108864 bit内存集成电路类型:EDO DRAM
内存宽度:8功能数量:1
端口数量:1端子数量:32
字数:8388608 words字数代码:8000000
工作模式:ASYNCHRONOUS最高工作温度:70 °C
最低工作温度:组织:8MX8
输出特性:3-STATE封装主体材料:PLASTIC/EPOXY
封装代码:SOJ封装等效代码:SOJ32,.44
封装形状:RECTANGULAR封装形式:SMALL OUTLINE
电源:3.3 V认证状态:Not Qualified
刷新周期:8192座面最大高度:3.68 mm
自我刷新:NO最大待机电流:0.0005 A
子类别:DRAMs最大压摆率:0.155 mA
最大供电电压 (Vsup):3.6 V最小供电电压 (Vsup):3 V
标称供电电压 (Vsup):3.3 V表面贴装:YES
技术:CMOS温度等级:COMMERCIAL
端子面层:Tin/Lead (Sn/Pb)端子形式:J BEND
端子节距:1.27 mm端子位置:DUAL
宽度:10.21 mmBase Number Matches:1

MT4LC8M8P4DJ-5 数据手册

 浏览型号MT4LC8M8P4DJ-5的Datasheet PDF文件第2页浏览型号MT4LC8M8P4DJ-5的Datasheet PDF文件第3页浏览型号MT4LC8M8P4DJ-5的Datasheet PDF文件第4页浏览型号MT4LC8M8P4DJ-5的Datasheet PDF文件第5页浏览型号MT4LC8M8P4DJ-5的Datasheet PDF文件第6页浏览型号MT4LC8M8P4DJ-5的Datasheet PDF文件第7页 
8 MEG x 8  
EDO DRAM  
MT4LC8M8P4, MT4LC8M8C2  
DRAM  
For the latest data sheet, please refer to the Micron Web  
site: www.micronsemi.com/mti/msp/html/datasheet.html  
FEATURES  
• Sin gle +3.3V ±0.3V power supply  
• In dustry-stan dard x8 pin out, tim in g, fun ction s,  
an d packages  
• 12 row, 11 colum n addresses (C2) or  
13 row, 10 colum n addresses (P4)  
• High -perform an ce CMOS silicon -gate process  
• All in puts, outputs an d clocks are LVTTL-  
com patible  
• Exten ded Data-Out (EDO) PAGE MODE access  
• 4,096-cycle CAS#-BEFORE-RAS# (CBR) REFRESH  
distributed across 64m s  
Option al self refresh (S) for low-power data  
reten tion  
PIN ASSIGNMENT (To p Vie w )  
32-Pin SOJ  
32-Pin TSOP  
VCC  
DQ0  
DQ1  
DQ2  
DQ3  
NC  
VCC  
WE#  
RAS#  
A0  
A1  
A2  
A3  
A4  
A5  
VCC  
1
2
3
4
5
6
7
8
32  
31  
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
VSS  
V
CC  
1
2
3
4
5
6
7
8
32  
31  
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
VSS  
DQ7  
DQ6  
DQ5  
DQ4  
VSS  
CAS#  
OE#  
NC/A12**  
A11  
A10  
A9  
DQ0  
DQ1  
DQ2  
DQ3  
NC  
DQ7  
DQ6  
DQ5  
DQ4  
Vss  
CAS#  
OE#  
NC/A12**  
A11  
A10  
A9  
VCC  
9
WE#  
RAS#  
A0  
A1  
A2  
A3  
A4  
A5  
10  
11  
12  
13  
14  
15  
16  
9
10  
11  
12  
13  
14  
15  
16  
A8  
A7  
A6  
VSS  
A8  
A7  
A6  
VSS  
OPTIONS  
MARKING  
• Refresh Addressin g  
4,096 (4K) rows  
8,192 (8K) rows  
VCC  
C2  
P4  
**NC on C2 version and A12 on P4 version  
• Plastic Packages  
32-pin SOJ (400 m il)  
32-pin TSOP (400 m il)  
DJ  
TG  
8 MEG x 8 EDO DRAM PART NUMBERS  
• Tim in g  
REFRESH  
50n s access  
60n s access  
-5  
-6  
PART NUMBER  
ADDRESSING PACKAGE REFRESH  
MT4LC8M8C2DJ-x  
MT4LC8M8C2DJ-x S  
MT4LC8M8C2TG-x  
MT4LC8M8C2TG-x S  
MT4LC8M8P4DJ-x  
MT4LC8M8P4DJ-x S  
MT4LC8M8P4TG-x  
MT4LC8M8P4TG-x S  
4K  
4K  
4K  
4K  
8K  
8K  
8K  
8K  
SOJ  
SOJ  
Standard  
Self  
• Refresh Rates  
TSOP  
TSOP  
SOJ  
Standard  
Self  
Stan dard Refresh (64m s period)  
Self Refresh (128m s period)  
Non e  
S*  
Standard  
Self  
NOTE: 1. Th e 8 Meg x 8 EDO DRAM base n um ber  
differen tiates th e offerin gs in on e place—  
MT4LC8M8C2. Th e fifth field distin guish es th e  
address offerin gs: C2 design ates 4K addresses an d  
P4 design ates 8K addresses.  
SOJ  
TSOP  
TSOP  
Standard  
Self  
x = speed  
2. Th e “#” sym bol in dicates sign al is active LOW.  
*Con tact factory for availability  
GENERAL DESCRIPTION  
Th e 8 Meg x 8 DRAM is a h igh -speed CMOS, dy-  
n am ic ran dom -access m em ory devices con tain in g  
67,108,864 bits an d design ed to operate from 3V to  
3.6V. Th e MT4LC8M8C2 an d MT4LC8M8P4 are fun c-  
tion ally organ ized as 8,388,608 location s con tain in g  
eigh t bits each . Th e 8,388,608 m em ory location s are  
arran ged in 4,096 rows by 2,048 colum n s on th e C2  
version an d 8,192 rows by 1,024 colum n s on th e P4  
version . Durin g READ or WRITE cycles, each location is  
Part Number Example:  
MT4LC8M8C2DJ-5  
KEY TIMING PARAMETERS  
t
t
t
t
t
t
SPEED  
RC  
RAC  
PC  
AA  
CAC  
CAS  
-5  
-6  
84ns  
50ns  
60ns  
20ns  
25ns  
25ns  
30ns  
13ns  
15ns  
8ns  
104ns  
10ns  
8 Meg x 8 EDO DRAM  
D20_2.p65 – Rev. 5/00  
Micron Technology, Inc., reserves the right to change products or specifications without notice.  
©2000, Micron Technology, Inc.  
1

与MT4LC8M8P4DJ-5相关器件

型号 品牌 获取价格 描述 数据表
MT4LC8M8P4DJ-6 MICRON

获取价格

DRAM
MT4LC8M8P4TG-5 MICRON

获取价格

DRAM
MT4LC8M8P4TG-6 MICRON

获取价格

DRAM
MT4LD164AG-52B ETC

获取价格

x64 Burst EDO Page Mode DRAM Module
MT4LD164AG-60B ETC

获取价格

x64 Burst EDO Page Mode DRAM Module
MT4LD164AG-7 ETC

获取价格

x64 Fast Page Mode DRAM Module
MT4LD164AG-7X ETC

获取价格

x64 EDO Page Mode DRAM Module
MT4LD164G-5B ETC

获取价格

x64 Burst EDO Page Mode DRAM Module
MT4LD164G-5BN ETC

获取价格

x64 Burst EDO Page Mode DRAM Module
MT4LD164G-6B ETC

获取价格

x64 Burst EDO Page Mode DRAM Module