5秒后页面跳转
MCM6265CP20 PDF预览

MCM6265CP20

更新时间: 2024-01-30 05:04:08
品牌 Logo 应用领域
摩托罗拉 - MOTOROLA 存储内存集成电路静态存储器光电二极管
页数 文件大小 规格书
8页 181K
描述
8K x 9 Bit Fast Static RAM

MCM6265CP20 技术参数

是否Rohs认证: 不符合生命周期:Obsolete
包装说明:DIP, DIP28,.3Reach Compliance Code:unknown
风险等级:5.92Is Samacsys:N
最长访问时间:20 nsI/O 类型:COMMON
JESD-30 代码:R-PDIP-T28JESD-609代码:e0
长度:34.67 mm内存密度:73728 bit
内存集成电路类型:STANDARD SRAM内存宽度:9
功能数量:1端口数量:1
端子数量:28字数:8192 words
字数代码:8000工作模式:ASYNCHRONOUS
最高工作温度:70 °C最低工作温度:
组织:8KX9输出特性:3-STATE
可输出:YES封装主体材料:PLASTIC/EPOXY
封装代码:DIP封装等效代码:DIP28,.3
封装形状:RECTANGULAR封装形式:IN-LINE
并行/串行:PARALLEL电源:5 V
认证状态:Not Qualified座面最大高度:4.57 mm
最大待机电流:0.02 A最小待机电流:4.5 V
子类别:SRAMs最大压摆率:0.13 mA
最大供电电压 (Vsup):5.5 V最小供电电压 (Vsup):4.5 V
标称供电电压 (Vsup):5 V表面贴装:NO
技术:CMOS温度等级:COMMERCIAL
端子面层:Tin/Lead (Sn/Pb)端子形式:THROUGH-HOLE
端子节距:2.54 mm端子位置:DUAL
宽度:7.62 mmBase Number Matches:1

MCM6265CP20 数据手册

 浏览型号MCM6265CP20的Datasheet PDF文件第2页浏览型号MCM6265CP20的Datasheet PDF文件第3页浏览型号MCM6265CP20的Datasheet PDF文件第4页浏览型号MCM6265CP20的Datasheet PDF文件第5页浏览型号MCM6265CP20的Datasheet PDF文件第6页浏览型号MCM6265CP20的Datasheet PDF文件第7页 
Order this document  
by MCM6265C/D  
SEMICONDUCTOR TECHNICAL DATA  
MCM6265C  
8K x 9 Bit Fast Static RAM  
TheMCM6265CisfabricatedusingMotorola’shigh–performancesilicon–gate  
CMOS technology. Static design eliminates the need for external clocks or timing  
strobes, while CMOS circuitry reduces power consumption and provides for  
greater reliability.  
This device meets JEDEC standards for functionality and pinout, and is avail-  
able in plastic dual–in–line and plastic small–outline J–leaded packages.  
P PACKAGE  
300 MIL PLASTIC  
CASE 710B–01  
Single 5 V ± 10% Power Supply  
Fully Static — No Clock or Timing Strobes Necessary  
Fast Access Times: 12, 15, 20, 25, and 35 ns  
Equal Address and Chip Enable Access Times  
Output Enable (G) Feature for Increased System Flexibility and to  
Eliminate Bus Contention Problems  
J PACKAGE  
300 MIL SOJ  
CASE 810B–03  
Low Power Operation: 110 – 150 mA Maximum AC  
Fully TTL Compatible — Three State Output  
PIN ASSIGNMENT  
A8  
A7  
1
2
3
4
5
6
7
8
9
10  
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
V
CC  
BLOCK DIAGRAM  
W
A6  
A5  
A4  
A3  
A2  
A1  
A0  
E2  
A2  
A9  
V
V
A3  
CC  
SS  
A10  
A11  
A4  
A5  
MEMORY MATRIX  
256 ROWS x 32  
x 9 COLUMNS  
G
ROW  
DECODER  
A7  
A12  
E1  
A9  
DQ0  
DQ1  
DQ8  
DQ7  
DQ6  
DQ5  
A10  
A11  
11  
12  
18  
17  
DQ2  
DQ3  
DQ0  
13  
14  
16  
15  
COLUMN I/O  
INPUT  
DATA  
CONTROL  
COLUMN DECODER  
V
DQ4  
SS  
DQ8  
A0 A1 A6 A8 A12  
PIN NAMES  
A0 – A12 . . . . . . . . . . . . . Address Input  
DQ0 – DQ8 . . . Data Input/Data Output  
W . . . . . . . . . . . . . . . . . . . . Write Enable  
G . . . . . . . . . . . . . . . . . . . Output Enable  
E1, E2 . . . . . . . . . . . . . . . . . Chip Enable  
E1  
E2  
W
G
V
CC  
V
SS  
. . . . . . . . . . . Power Supply (+ 5 V)  
. . . . . . . . . . . . . . . . . . . . . . . Ground  
REV 2  
5/95  
Motorola, Inc. 1994  

与MCM6265CP20相关器件

型号 品牌 获取价格 描述 数据表
MCM6265CP25 MOTOROLA

获取价格

8K x 9 Bit Fast Static RAM
MCM6265CP35 MOTOROLA

获取价格

8K x 9 Bit Fast Static RAM
MCM6268P20 MOTOROLA

获取价格

4KX4 STANDARD SRAM, 20ns, PDIP20, 0.300 INCH, PLASTIC, DIP-20
MCM6268P25 MOTOROLA

获取价格

Standard SRAM, 4KX4, 25ns, CMOS, PDIP20, 0.300 INCH, PLASTIC, DIP-20
MCM6268P25D MOTOROLA

获取价格

IC,SRAM,4KX4,CMOS,DIP,20PIN,PLASTIC
MCM6268P25S MOTOROLA

获取价格

IC,SRAM,4KX4,CMOS,DIP,20PIN,PLASTIC
MCM6268P35 MOTOROLA

获取价格

Standard SRAM, 4KX4, 35ns, CMOS, PDIP20, 0.300 INCH, PLASTIC, DIP-20
MCM6268P35DS MOTOROLA

获取价格

IC,SRAM,4KX4,CMOS,DIP,20PIN,PLASTIC
MCM6268P35S MOTOROLA

获取价格

IC,SRAM,4KX4,CMOS,DIP,20PIN,PLASTIC
MCM6268P55 MOTOROLA

获取价格

4KX4 STANDARD SRAM, 55ns, PDIP20, 0.300 INCH, PLASTIC, DIP-20