+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
1/MAX832
端子説明(続き)_____________________________________________________________________
端子
名称
機ꢀ能
エラスティックストアリセット。エラスティックバッファはRESETSの立上がりエッジを中心にしています。これ
によってエラスティックストア範囲が最大限になります。少なくとも10nsのパルスを入力する10µs前にデータが
存在していることが必要です。通常動作では、内部15kΩプルアップ抵抗がRESETSをハイに引き上げます。
58
RSETES
61
62
FIL-
負PLLフィルタコンデンサ入力。FIL+とFIL-の間に0.33µFコンデンサを接続して下さい。
正PLLフィルタコンデンサ入力。FIL+とFIL-の間に0.33µFコンデンサを接続して下さい。
FIL+
グランド。適正な熱的性能を実現するには、これを回路基板にハンダ付けする必要が
あります「( パッケージ」を参照)。
EP
Exposed Paddle
に送られます。パワーアップの後、少なくとも10nsの
詳細 ___________________________________
ローパルスをRSETESに入力し、エラスティックストア
M AX3831/M AX3832は、エラスティックストア
バッファ付の4:1マルチプレクサ及び1:4デマルチプレ
クサを使用することによりSD H /SO N ET相互接続I/O
ルーティングを簡単にします。622M bpsLVDSパラレル
入力は10ビットエラスティックストアバッファを通り
ます。このバッファは、任意のシングル入力について、
155M Hzのリファレンスクロック入力RCLKIに対して
7.5nsのスキューを吸収します。このリファレンス
クロックは、エラスティックストア及び4:1マルチ
プレクサを駆動するために使用される内部2.488GHz
クロックを合成するために必要です。全てのTTL及び
LVDS出力はハイインピーダンス状態にすることができ
ます。図4にファンクションダイアグラムを示します。
バッファをリセットする必要があります。
パラレルデータ入力同士のデータ遷移に固有の不確定性
のため、これらの入力の間にはビット又はフレーム
アラインメントがありません。しかし、デマルチプレクサ
は正しいチャネル割当が維持されることを保証します。
ビットインターリーブマルチプレクサ/
デマルチプレクサ
M AX3831/M AX3832は、ビット・インタリーブ/
デインタリーブマルチプレクサ/デマルチプレクサを
使用しています。チャネル割当を保証するため、4つの
チャネルのうち1つは多重化の前に反転され、これに
よりデマルチプレックス中のフレームディテクタの
リファレンスを提供します。デマルチプレクスの後、
同じチャネルが反転されて元のデータフォーマットに
戻されます。
4:1マルチプレクサはパラレルデータをビットインター
リーブして、2.488G bpsCM Lシリアル出力を光又は
電気的ドライバに供給します。CM Lシリアル入力は
2.488G bpsデータを受け取り、デマルチプレクサが
それを622M bpsにデインターリーブして、そのデータ
をフレームディテクタに送ります。フレームディテクタ
はチャネル割当が適正になるようにデマルチプレクサを
ロールします。M AX3831/M AX3832は高速内蔵セルフ
テスト(BIST)を備えています。この機能は又622M bps
パラレルシステムループバック及び2.488Gbpsライン
ループバックのテストを可能にします。
フレームディテクタ
2.5Gbpsシリアルデータが4つの622M bpsチャネルに
ビットデインターリーブされた後、SDH/SONETフレーム
ディテクタが第4のチャネルを監視して、OC-12ヘッダ
内の32ビットパターン(A1A1A2A2)を探します。適正な
チャネル割当を維持するために、32ビットオーバー
ヘッドパターンが確実に検出されるまでデマルチプレ
クサ出力は循環します。ロスオブフレーム出力(LOF)は、
受信されたデータがフレームに収まっているかどうかを
表示します。LOFがハイになると、フレームパターンが
検出されてデマルチプレクサ出力が正しく割り当てられ
ます。LOFがローの時、フレーム検出回路は正しい
フレームを探しています。必要に応じてフレームディテ
クタをリセットできるように、RSETFR(TTL、アクティブ
ロー)があります。
エラスティックストアバッファ
各パラレルデータ入力(PDI1~PDI4)は、各々の10ビット
エラスティックストアバッファを通ります。エラス
ティックストアリセットの後、このバッファは任意の
入力について、155M Hzリファレンスクロックに対して
7.5nsのスキューを吸収します。図5に、エラスティック
ストアバッファのRC LKIとの関係を示します。「標準
動作特性」のエラスティックストア範囲のグラフに、
許容されるデータスキューの量が示されています。
フレームディテクタは、インフレーム条件及びロスオブ
フレーム条件を検出するためにアルゴリズムを使用して
います。このアルゴリズムは、SONETのインフレーム
及び不正フレーム仕様に適合するようにできています。
10µsのパワーアップ期間の後、個々のデータチャネル
ビット遷移の位置が取り込まれて、データの保全を保証
します。このブロックの出力が直接4:1マルチプレクサ
_______________________________________________________________________________________________________
7