5秒后页面跳转
捷配首页

Datasheet > ISPGAL22LV10-7LJ
ISPGAL22LV10-7LJ PDF预览

ISPGAL22LV10-7LJ

更新时间： 2024-02-21 20:07:25
品牌 Logo 应用领域
其他 - ETC 可编程逻辑器件输入元件时钟
页数 文件大小 规格书
14页 254K
描述
Electrically-Erasable PLD

阅读下载

中文翻译

获取价格

ISPGAL22LV10-7LJ 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：SSOP包装说明：SSOP-28
针数：28Reach Compliance Code：not_compliant
ECCN代码：EAR99HTS代码：8542.39.00.01
风险等级：5.84Is Samacsys：N
其他特性：IN-SYSTEM PROGRAMMABLE架构：PAL-TYPE
最大时钟频率：100 MHzJESD-30 代码：R-PDSO-G28
JESD-609代码：e0长度：10.2 mm
湿度敏感等级：1专用输入次数：11
I/O 线路数量：10输入次数：22
输出次数：10产品条款数：132
端子数量：28最高工作温度：85 °C
最低工作温度：-40 °C组织：11 DEDICATED INPUTS, 10 I/O
输出函数：MACROCELL封装主体材料：PLASTIC/EPOXY
封装代码：SSOP封装等效代码：SSOP28,.3
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, SHRINK PITCH
峰值回流温度（摄氏度）：NOT SPECIFIED电源：3.3 V
可编程逻辑类型：EE PLD传播延迟：7.5 ns
认证状态：Not Qualified座面最大高度：2 mm
子类别：Programmable Logic Devices最小供电电压：3 V
标称供电电压：3.3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：5.3 mm
Base Number Matches：1

ISPGAL22LV10-7LJ 数据手册

 浏览型号ISPGAL22LV10-7LJ的Datasheet PDF文件第2页浏览型号ISPGAL22LV10-7LJ的Datasheet PDF文件第3页浏览型号ISPGAL22LV10-7LJ的Datasheet PDF文件第4页浏览型号ISPGAL22LV10-7LJ的Datasheet PDF文件第5页浏览型号ISPGAL22LV10-7LJ的Datasheet PDF文件第6页浏览型号ISPGAL22LV10-7LJ的Datasheet PDF文件第7页 
ispGAL®22LV10  
In-System Programmable Low Voltage  
E2CMOS® PLD Generic Array Logic™  
Features  
Functional Block Diagram  
• IN-SYSTEM PROGRAMMABLE  
— IEEE 1149.1 Standard TAP Controller Port  
Programming  
RESET  
I/CLK  
8
OLMC  
I/O/Q  
— 4-Wire Serial Programming Interface  
— Minimum 10,000 Program/Erase Cycles  
I
10  
OLMC  
I/O/Q  
• HIGH PERFORMANCE E2CMOS® TECHNOLOGY  
— 4 ns Maximum Propagation Delay  
— Fmax = 250 MHz  
I
12  
I
OLMC  
I/O/Q  
— 3 ns Maximum from Clock Input to Data Output  
— UltraMOS® Advanced CMOS Technology  
14  
I
• 3.3V LOW VOLTAGE 22V10 ARCHITECTURE  
— JEDEC-Compatible 3.3V Interface Standard  
— 5V Tolerant Inputs and I/O  
OLMC  
I/O/Q  
I
16  
— I/O Interfaces with Standard 5V TTL Devices  
OLMC  
I/O/Q  
• ACTIVE PULL-UPS ON ALL LOGIC INPUT AND I/O PINS  
I
16  
OLMC  
• COMPATIBLE WITH STANDARD 22LV10/22V10 DEVICES  
— Function/Fuse-Map Compatible with 22LV10/22V10  
Devices  
I/O/Q  
I
14  
OLMC  
I/O/Q  
— Parametric Compatible with 22LV10  
I
• E2 CELL TECHNOLOGY  
12  
— In-System Programmable Logic  
— 100% Tested/100% Yields  
— High Speed Electrical Erasure (<100ms)  
— 20 Year Data Retention  
OLMC  
I
I
I
I/O/Q  
I/O/Q  
I/O/Q  
10  
OLMC  
OLMC  
• APPLICATIONS INCLUDE:  
— DMA Control  
— State Machine Control  
— High Speed Graphics Processing  
— Software-Driven Hardware Configuration  
8
TDO  
TDI  
TMS  
TCK  
PROGRAMMING  
LOGIC  
PRESET  
• ELECTRONIC SIGNATURE FOR IDENTIFICATION  
Pin Configuration  
Description  
PLCC  
The ispGAL22LV10 is manufactured using Lattice Semiconductor's  
advanced 3.3V E2CMOS process, which combines CMOS with  
Electrically Erasable (E2) floating gate technology. The  
ispGAL22LV10 can interface with both 3.3V and 5V signal levels.  
SSOP  
4
2
28  
26  
1
7
28  
22  
Vcc  
TCK  
5
7
25  
23  
I
I
I
I/O/Q  
I/O/Q  
I/O/Q  
I/CLK  
I/O/Q  
The ispGAL22LV10 is fully function/fuse map compatible with the  
GAL®22LV10 and GAL22V10. Further, the ispGAL22LV10 is para-  
metric compatible with the GAL22LV10. The ispGAL22LV10 also  
shares the same 28-pin PLCC package pin-out as the GAL22LV10.  
I
I/O/Q  
I/O/Q  
I/O/Q  
I/O/Q  
TDO  
I/O/Q  
I/O/Q  
I/O/Q  
I/O/Q  
I/O/Q  
I
I
I
ispGAL  
22LV10  
ispGAL22LV10  
Top View  
I
TMS  
TDO  
I/O/Q  
I/O/Q  
I/O/Q  
I
TMS  
I
I
I
9
21  
19  
I
Top View  
Unique test circuitry and reprogrammable cells allow completeAC,  
DC, and functional testing during manufacture. As a result, Lat-  
tice Semiconductor delivers 100% field programmability and func-  
tionality of all GAL products. In addition, 10,000 erase/write cycles  
and data retention in excess of 20 years are specified.  
I
I
I
I
11  
12  
14  
16  
18  
14  
15  
TDI  
GND  
Copyright © 1999 Lattice Semiconductor Corp. All brand or product names are trademarks or registered trademarks of their respective holders. The specifications and information herein are subject  
to change without notice.  
LATTICE SEMICONDUCTOR CORP., 5555 Northeast Moore Ct., Hillsboro, Oregon 97124, U.S.A.  
Tel. (503) 681-0118; 1-888-ISP-PLDS; FAX (503) 681-3037; http://www.latticesemi.com  
December 1999  
isp22lv_06  
1
1234567...14

中文翻译

下载PDF

与ISPGAL22LV10-7LJ相关器件

型号 品牌 获取价格 描述 数据表
ISPGAL22LV10-7LJI ETC

获取价格

 		Electrically-Erasable PLD
ISPGAL22LV10-7LK ETC

获取价格

 		Electrically-Erasable PLD
ISPGAL22LV10-7LKI LATTICE

获取价格

 		EE PLD, 7.5ns, PAL-Type, CMOS, PDSO28, SSOP-28
ISPGAL22V10 LATTICE

获取价格

 		In-System Programmable E2CMOS PLD
ISPGAL22V10AB-28LJ LATTICE

获取价格

 		EE PLD, 2.8ns, PAL-Type, CMOS, PQCC28, PLASTIC, LCC-28
ISPGAL22V10AB-5LJ LATTICE

获取价格

 		EE PLD, 5ns, PAL-Type, CMOS, PQCC28, PLASTIC, LCC-28
ISPGAL22V10AB-5LJN LATTICE

获取价格

 		EE PLD, 5ns, CMOS, PQCC28, PLASTIC, LCC-28
ISPGAL22V10AB-5LJNI LATTICE

获取价格

 		EE PLD, 5ns, CMOS, PQCC28, PLASTIC, LCC-28
ISPGAL22V10AB-5LS LATTICE

获取价格

 		EE PLD, 5ns, PAL-Type, CMOS, 5 X 5 MM, QFN-32
ISPGAL22V10AB-75LSI LATTICE

获取价格

 		EE PLD, 7.5ns, PAL-Type, CMOS, 5 X 5 MM, QFN-32

与ISPGAL22LV10-7LJ相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证