Datasheet > 存储 > SRAM> IDT71V421L25J

IDT71V421L25J

更新时间： 2024-01-26 00:10:24

品牌	Logo	应用领域
艾迪悌 - IDT		/
页数	文件大小	规格书
14页	130K
描述
HIGH-SPEED 3.3V 2K x 8 DUAL-PORT STATIC RAM WITH INTERRUPT

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT71V421L25J 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	LCC
包装说明：	QCCJ, LDCC52,.8SQ	针数：	52
Reach Compliance Code：	not_compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.41	风险等级：	5.92
最长访问时间：	25 ns	其他特性：	BATTERY BACKUP;AUTOMATIC POWER DOWN
I/O 类型：	COMMON	JESD-30 代码：	S-PQCC-J52
JESD-609代码：	e0	长度：	19.1262 mm
内存密度：	16384 bit	内存集成电路类型：	DUAL-PORT SRAM
内存宽度：	8	湿度敏感等级：	1
功能数量：	1	端口数量：	2
端子数量：	52	字数：	2048 words
字数代码：	2000	工作模式：	ASYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	2KX8	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC52,.8SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	225	电源：	3.3 V
认证状态：	Not Qualified	座面最大高度：	4.57 mm
最大待机电流：	0.0015 A	最小待机电流：	2 V
子类别：	SRAMs	最大压摆率：	0.1 mA
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	30	宽度：	19.1262 mm

IDT71V421L25J 数据手册

IDT71V321S/L

IDT71V421S/L

HIGH SPEED 3.3V

2K X 8 DUAL-PORT

STATIC RAM WITH INTERRUPTS

ꢀeatures

◆

MASTER IDT71V321 easily expands data bus width to 16-

or-more-bits using SLAVE IDT71V421

High-speed access

– Commercial: 25/35/55ns (max.)

– Industrial: 25ns (max.)

Low-power operation

◆

On-chip port arbitration logic (IDT71V321 only)

BUSY output flag on IDT71V321; BUSY input on IDT71V421

Fully asynchronous operation from either port

Battery backup operation—2V data retention (L only)

TTL-compatible, single 3.3V power supply

Available in 52-pin PLCC, 64-pin TQFP and STQFP

packages

◆

– IDT71V321/IDT71V421S

— Active: 325mW (typ.)

— Standby: 5mW (typ.)

– IDT71V321/V421L

— Active: 325mW (typ.)

— Standby: 1mW (typ.)

◆

Industrial temperature range (–40°C to +85°C) is available

for selected speeds

◆

Two INT flags for port-to-port communications

ꢀunctionalBlockDiagram

OER

OEL

CER

CEL

R/WR

R/WL

I/O0L- I/O7L

I/O0R-I/O7R

I/O

Control

I/O

Control

(1,2)

BUSYR

BUSYL

A10L

A0L

A10R

Address

Decoder

MEMORY

ARRAY

Address

Decoder

A0R

ARBITRATION

and

INTERRUPT

LOGIC

CE_L

OE_L

CER

OER

R/WR

R/WL

(2)

INTL

INTR

3026 drw 01

NOTES:

1. IDT71V321 (MASTER): BUSY is an output. IDT71V421 (SLAVE): BUSY is input.

2. BUSY and INT are totem-pole outputs.

AUGUST 2001

DSC-3026/8

12 3 4 5 6 7...14

中文翻译

下载PDF

与IDT71V421L25J相关器件

型号	品牌	获取价格	描述	数据表
IDT71V421L25JGI8	IDT	获取价格	Multi-Port SRAM, 2KX8, 25ns, CMOS, PQCC52
IDT71V421L25JI	IDT	获取价格	HIGH-SPEED 3.3V 2K x 8 DUAL-PORT STATIC RAM WITH INTERRUPT
IDT71V421L25JI8	IDT	获取价格	Multi-Port SRAM, 2KX8, 25ns, CMOS, PQCC52
IDT71V421L25PF	IDT	获取价格	HIGH-SPEED 3.3V 2K x 8 DUAL-PORT STATIC RAM WITH INTERRUPT
IDT71V421L25PF8	IDT	获取价格	Multi-Port SRAM, 2KX8, 25ns, CMOS, PQFP64
IDT71V421L25PFG	IDT	获取价格	暂无描述
IDT71V421L25PFG8	IDT	获取价格	Multi-Port SRAM, 2KX8, 25ns, CMOS, PQFP64
IDT71V421L25PFGI8	IDT	获取价格	Multi-Port SRAM, 2KX8, 25ns, CMOS, PQFP64
IDT71V421L25PFI	IDT	获取价格	HIGH-SPEED 3.3V 2K x 8 DUAL-PORT STATIC RAM WITH INTERRUPT
IDT71V421L25TF	IDT	获取价格	HIGH-SPEED 3.3V 2K x 8 DUAL-PORT STATIC RAM WITH INTERRUPT

与IDT71V421L25J相关文章

REF03GPZ资料解读：主要特征、技术参数、应用场景
2024-08-05

44
一文带你了解DS28E40主要特征、安全特性、应用场景
2024-07-30

96
RT9172资料手册解读：关节特性、引脚信息、参数说明
2024-07-30

80
一文带你了解SM8760CA资料：主要参数特征
2024-07-30

83

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V421L25J

IDT71V421L25J 技术参数

IDT71V421L25J 数据手册

与IDT71V421L25J相关器件

与IDT71V421L25J相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V421L25J

IDT71V421L25J 技术参数

IDT71V421L25J 数据手册

与IDT71V421L25J相关器件

与IDT71V421L25J相关文章

您还可以找

您在本页遇到什么问题？