Datasheet > IDT71V421L35JG8

IDT71V421L35JG8

更新时间： 2024-01-13 04:51:27

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器内存集成电路
页数	文件大小	规格书
15页	133K
描述
Multi-Port SRAM, 2KX8, 35ns, CMOS, PQCC52

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT71V421L35JG8 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	包装说明：	QCCJ, LDCC52,.8SQ
Reach Compliance Code：	compliant	风险等级：	5.84
最长访问时间：	35 ns	I/O 类型：	COMMON
JESD-30 代码：	S-PQCC-J52	JESD-609代码：	e3
内存密度：	16384 bit	内存集成电路类型：	MULTI-PORT SRAM
内存宽度：	8	湿度敏感等级：	1
端口数量：	2	端子数量：	52
字数：	2048 words	字数代码：	2000
工作模式：	ASYNCHRONOUS	最高工作温度：	70 °C
最低工作温度：		组织：	2KX8
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装等效代码：	LDCC52,.8SQ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	260
电源：	3.3 V	认证状态：	Not Qualified
最大待机电流：	0.0015 A	最小待机电流：	2 V
子类别：	SRAMs	最大压摆率：	0.095 mA
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	30	Base Number Matches：	1

IDT71V421L35JG8 数据手册

IDT71V321S/L

IDT71V421S/L

HIGH SPEED 3.3V

2K X 8 DUAL-PORT

STATIC RAM WITH INTERRUPTS

Features

◆

On-chip port arbitration logic (IDT71V321 only)

High-speed access

◆

BUSY output flag on IDT71V321; BUSY input on IDT71V421

Fully asynchronous operation from either port

Battery backup operation—2V data retention (L only)

TTL-compatible, single 3.3V power supply

Available in 52-pin PLCC, 64-pin TQFP and STQFP

packages

Industrial temperature range (–40°C to +85°C) is available

for selected speeds

Green parts available, see ordering information

– Commercial: 25/35/55ns (max.)

– Industrial: 25ns (max.)

Low-power operation

– IDT71V321/IDT71V421S

— Active: 325mW (typ.)

— Standby: 5mW (typ.)

– IDT71V321/V421L

— Active: 325mW (typ.)

— Standby: 1mW (typ.)

◆

Two INT flags for port-to-port communications

MASTER IDT71V321 easily expands data bus width to 16-

◆

or-more-bits using SLAVE IDT71V421

FunctionalBlockDiagram

R/W

CEL

R/W

I/O0L- I/O7L

I/O0R-I/O7R

I/O

Control

I/O

Control

(1,2)

BUSYR

BUSY

10L

10R

Address

Decoder

MEMORY

ARRAY

Address

Decoder

ARBITRATION

and

INTERRUPT

LOGIC

R/W

(2)

INTR

INT

3026 drw 01

NOTES:

1. IDT71V321 (MASTER): BUSY is an output. IDT71V421 (SLAVE): BUSY is input.

2. BUSY and INT are totem-pole outputs.

AUGUST 2006

DSC-3026/10

12 3 4 5 6 7...15

中文翻译

下载PDF

与IDT71V421L35JG8相关器件

型号	品牌	获取价格	描述	数据表
IDT71V421L35JGI	IDT	获取价格	暂无描述
IDT71V421L35JGI8	IDT	获取价格	Multi-Port SRAM, 2KX8, 35ns, CMOS, PQCC52
IDT71V421L35JI	IDT	获取价格	HIGH-SPEED 3.3V 2K x 8 DUAL-PORT STATIC RAM WITH INTERRUPT
IDT71V421L35JI8	IDT	获取价格	Multi-Port SRAM, 2KX8, 35ns, CMOS, PQCC52
IDT71V421L35PF	IDT	获取价格	HIGH-SPEED 3.3V 2K x 8 DUAL-PORT STATIC RAM WITH INTERRUPT
IDT71V421L35PF8	IDT	获取价格	Multi-Port SRAM, 2KX8, 35ns, CMOS, PQFP64
IDT71V421L35PFG	IDT	获取价格	Dual-Port SRAM, 2KX8, 35ns, CMOS, PQFP64, 14 X 14 MM, 1.40 MM HEIGHT, GREEN, TQFP-64
IDT71V421L35PFG8	IDT	获取价格	Multi-Port SRAM, 2KX8, 35ns, CMOS, PQFP64
IDT71V421L35PFGI	IDT	获取价格	Multi-Port SRAM, 2KX8, 35ns, CMOS, PQFP64
IDT71V421L35PFI	IDT	获取价格	HIGH-SPEED 3.3V 2K x 8 DUAL-PORT STATIC RAM WITH INTERRUPT

与IDT71V421L35JG8相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

45
AIC1781A 电池充电控制器深度解析
2024-09-03

33
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

72
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

80

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V421L35JG8

IDT71V421L35JG8 技术参数

IDT71V421L35JG8 数据手册

与IDT71V421L35JG8相关器件

与IDT71V421L35JG8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V421L35JG8

IDT71V421L35JG8 技术参数

IDT71V421L35JG8 数据手册

与IDT71V421L35JG8相关器件

与IDT71V421L35JG8相关文章

您还可以找

您在本页遇到什么问题？