IDT59920A-5SOI

更新时间： 2024-02-02 13:34:03

品牌	Logo	应用领域
艾迪悌 - IDT		时钟驱动器逻辑集成电路光电二极管
页数	文件大小	规格书
6页	55K
描述
LOW SKEW PLL CLOCK DRIVER TURBOCLOCK JR.

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT59920A-5SOI 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	0.300 INCH, SOIC-24
针数：	24	Reach Compliance Code：	not_compliant
HTS代码：	8542.39.00.01	风险等级：	5.88
Is Samacsys：	N	输入调节：	STANDARD
JESD-30 代码：	R-PDSO-G24	JESD-609代码：	e0
长度：	15.4 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
湿度敏感等级：	1	功能数量：	1
反相输出次数：		端子数量：	24
实输出次数：	8	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	225
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.5 ns
座面最大高度：	2.65 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子面层：	TIN LEAD	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	7.5 mm
最小 fmax：	100 MHz	Base Number Matches：	1

IDT59920A-5SOI 数据手册

IDT59920A

COMMERCIALANDINDUSTRIALTEMPERATURERANGES

LOWSKEWPLLCLOCKDRIVERTURBOCLOCKJR.

LOW SKEW

IDT59920A

PLL CLOCK DRIVER

TURBOCLOCK™ JR.

FEATURES:

DESCRIPTION:

• Eight zero delay outputs

The IDT59920A is a high fanout phase lock loop clock driver in-

tended for high performance computing and data-communications appli-

cations. The IDT59920A has CMOS outputs.

• Selectable positive or negative edge synchronization

• Synchronous output enable

• Output frequency: 15MHz to 100MHz

• CMOS outputs

• 3 skew grades:

IDT59920A-2: tSKEW0<250ps

The IDT59920A maintains Cypress CY7B9920 compatibility while

providing two additional features: Synchronous Output Enable (GND/

sOE), and Positive/Negative Edge Synchronization (VDDQ/PE). When

the GND/sOE pin is held low, all outputs are synchronously enabled

(CY7B9920 compatibility). However, if GND/sOE is held high, all out-

puts except Q2 and Q3 are synchronously disabled.

IDT59920A-5: tSKEW0<500ps

IDT59920A-7: tSKEW0<750ps

• 3-level inputs for PLL range control

• PLL bypass for DC testing

• External feedback, internal loop filter

• 46mA IOL high drive outputs

• Low Jitter: <200ps peak-to-peak

• Outputs drive 50Ω terminated lines

• Pin-compatible with Cypress CY7B9920

• Available in SOIC package

Furthermore, when the VDDQ/PE is held high, all outputs are synchro-

nized with the positive edge of the REF clock input (CY7B9920 compat-

ibility). When V^DDQ/PE is held low, all outputs are synchronized with the

negative edge of REF.

The FB signal is compared with the input REF signal at the phase

detector in order to drive the VCO. Phase differences cause the VCO of

the PLL to adjust upwards or downwards accordingly.

An internal loop filter moderates the response of the VCO to the

phase detector. The loop filter transfer function has been chosen to

provide minimal jitter (or frequency variation) while still providing accu-

rate responses to input frequency changes.

FUNCTIONALBLOCKDIAGRAM

VDDQ/PE

GND/sOE

PLL

REF

TheIDTlogoisaregisteredtrademarkofIntegratedDeviceTechnology,Inc.

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

SEPTEMBER 2001

2001 Integrated Device Technology, Inc.

DSC 5846/2

12 3 4 5 6

下载PDF

与IDT59920A-5SOI相关器件

型号	品牌	描述	获取价格	数据表
IDT59920A-7SOI	IDT	PLL Based Clock Driver, 8 True Output(s), 0 Inverted Output(s), PDSO24, 0.300 INCH, SOIC-2	获取价格
IDT5992-5JI	IDT	PROGRAMMABLE SKEW PLL CLOCK DRIVER TURBOCLOCK-TM	获取价格
IDT5992-7JI	IDT	PROGRAMMABLE SKEW PLL CLOCK DRIVER TURBOCLOCK-TM	获取价格
IDT5992A	IDT	PROGRAMMABLE SKEW PLL CLOCK DRIVER TURBOCLOCK-TM	获取价格
IDT5992A-2J	IDT	PROGRAMMABLE SKEW PLL CLOCK DRIVER TURBOCLOCK-TM	获取价格
IDT5992A-2J8	IDT	PLL Based Clock Driver, 8 True Output(s), 0 Inverted Output(s), PQCC32, PLASTIC, LCC-32	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT59920A-5SOI

IDT59920A-5SOI 技术参数

IDT59920A-5SOI 数据手册

与IDT59920A-5SOI相关器件

与IDT59920A-5SOI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT59920A-5SOI

IDT59920A-5SOI 技术参数

IDT59920A-5SOI 数据手册

与IDT59920A-5SOI相关器件

与IDT59920A-5SOI相关文章

您还可以找

您在本页遇到什么问题？