Datasheet > I74F112D

I74F112D

更新时间： 2024-02-05 06:28:25

品牌	Logo	应用领域
恩智浦 - NXP		触发器
页数	文件大小	规格书
10页	87K
描述
Dual J-K negative edge-triggered flip-flop

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

I74F112D 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	DIP	包装说明：	DIP, DIP16,.3
针数：	16	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.4
系列：	F/FAST	JESD-30 代码：	R-PDIP-T16
JESD-609代码：	e4	长度：	19.025 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	J-K FLIP-FLOP
最大频率@ Nom-Sup：	80000000 Hz	最大I（ol）：	0.02 A
位数：	2	功能数量：	2
端子数量：	16	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	DIP
封装等效代码：	DIP16,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	峰值回流温度（摄氏度）：	245
电源：	5 V	最大电源电流（ICC）：	21 mA
传播延迟（tpd）：	7.5 ns	认证状态：	Not Qualified
座面最大高度：	4.2 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	TTL	温度等级：	INDUSTRIAL
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	40	触发器类型：	NEGATIVE EDGE
宽度：	7.62 mm	最小 fmax：	80 MHz
Base Number Matches：	1

INTEGRATED CIRCUITS

74F112

Dual J-K negative edge-triggered flip-flop

Product specification

IC15 Data Handbook

1990 Feb 09

Philips

Semiconductors

12 3 4 5 6 7...10

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
I74F112D,602	NXP	获取价格	I74F112D
I74F112D-T	ETC	获取价格	J-K-Type Flip-Flop
I74F112N	NXP	获取价格	Dual J-K negative edge-triggered flip-flop
I74F112N,602	NXP	获取价格	I74F112N
I74F112N-B	ETC	获取价格	J-K-Type Flip-Flop
I74F113D	NXP	获取价格	Dual J-K negative edge-triggered flip-flops without reset
I74F113D,602	NXP	获取价格	I74F113D
I74F113D-T	ETC	获取价格	J-K-Type Flip-Flop
I74F113N	NXP	获取价格	Dual J-K negative edge-triggered flip-flops without reset
I74F113N,602	NXP	获取价格	I74F113N