Datasheet > HY5V66EF-6I

HY5V66EF-6I

更新时间： 2024-02-04 05:34:18

品牌	Logo	应用领域
海力士 - HYNIX		时钟动态存储器内存集成电路
页数	文件大小	规格书
14页	174K
描述
Synchronous DRAM, 4MX16, 5.4ns, CMOS, PBGA54, 8 X 8 MM, 1.20 MM HEIGHT, FBGA-54

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HY5V66EF-6I 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	TFBGA, BGA60,9X11,32
针数：	54	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.32.00.02
风险等级：	5.92	访问模式：	FOUR BANK PAGE BURST
最长访问时间：	5.4 ns	其他特性：	AUTO/SELF REFRESH
最大时钟频率 (fCLK)：	166 MHz	I/O 类型：	COMMON
交错的突发长度：	1,2,4,8	JESD-30 代码：	S-PBGA-B54
长度：	8 mm	内存密度：	67108864 bit
内存集成电路类型：	SYNCHRONOUS DRAM	内存宽度：	16
功能数量：	1	端口数量：	1
端子数量：	54	字数：	4194304 words
字数代码：	4000000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	4MX16	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TFBGA
封装等效代码：	BGA60,9X11,32	封装形状：	SQUARE
封装形式：	GRID ARRAY, THIN PROFILE, FINE PITCH	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	3.3 V	认证状态：	Not Qualified
刷新周期：	4096	座面最大高度：	1.2 mm
自我刷新：	YES	连续突发长度：	1,2,4,8,FP
最大待机电流：	0.002 A	子类别：	DRAMs
最大压摆率：	0.16 mA	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子形式：	BALL
端子节距：	0.8 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	8 mm
Base Number Matches：	1

HY5V66EF-6I 数据手册

11Preliminary

Synchronous DRAM Memory 64Mbit (4Mx16bit)

HY5V66E(L)F(P)-xxI Series

DESCRIPTION

The Hynix HY5V66E(L)F(P)-xxI series is a 67,108,864bit CMOS Synchronous DRAM, ideally suited for the memory

applications which require wide data I/O and high bandwidth. HY5V66E(L)F(P)-xxI is organized as 4banks of

1,048,576 x 16.

HY5V66E(L)F(P)-xxI is offering fully synchronous operation referenced to a positive edge of the clock. All inputs and

outputs are synchronized with the rising edge of the clock input. The data paths are internally pipelined to achieve

very high bandwidth. All input and output voltage levels are compatible with LVTTL.

Programmable options include the length of pipeline (Read latency of 2 or 3), the number of consecutive read or write

cycles initiated by a single control command (Burst length of 1,2,4,8 or full page), and the burst count sequence(se-

quential or interleave). A burst of read or write cycles in progress can be terminated by a burst terminate command or

can be interrupted and replaced by a new burst read or write command on any cycle. (This pipelined design is not re-

stricted by a '2N' rule)

FEATURES

•

Voltage: VDD, VDDQ 3.3V supply voltage

All device pins are compatible with LVTTL interface

54 Ball FBGA (Lead or Lead Free Package)

•

Programmable Burst Length and Burst Type

- 1, 2, 4, 8 or full page for Sequential Burst

- 1, 2, 4 or 8 for Interleave Burst

All inputs and outputs referenced to positive edge of

system clock

•

Programmable CAS Latency; 2, 3 Clocks

Burst Read Single Write operation

•

Data mask function by UDQM, LDQM

Internal four banks operation

Auto refresh and self refresh

4096 Refresh cycles / 64ms

Rev. 0.1 / Dec. 2004

123 4 5 6 7...14

下载PDF

与HY5V66EF-6I相关器件

型号	品牌	描述	获取价格	数据表
HY5V66EF6-P	HYNIX	64Mb Synchronous DRAM based on 1M x 4Bank x16 I/O	获取价格
HY5V66EF6P-5	HYNIX	64Mb Synchronous DRAM based on 1M x 4Bank x16 I/O	获取价格
HY5V66EF6P-6	HYNIX	64Mb Synchronous DRAM based on 1M x 4Bank x16 I/O	获取价格
HY5V66EF6P-7	HYNIX	64Mb Synchronous DRAM based on 1M x 4Bank x16 I/O	获取价格
HY5V66EF6P-H	HYNIX	64Mb Synchronous DRAM based on 1M x 4Bank x16 I/O	获取价格
HY5V66EF6P-P	HYNIX	64Mb Synchronous DRAM based on 1M x 4Bank x16 I/O	获取价格

与HY5V66EF-6I相关文章

STM32F030C6芯片介绍：主要参数分析、引脚配置说明、功耗及封装
2024-05-11

7
PCF8591数据手册解读：参数、引脚说明
2024-05-11

13
一文带你了解ss8050参数、引脚配置、应用指南
2024-05-11

6
深入解析AD7606高性能多通道模数转换器：资料手册参数分析
2024-05-10

9

产品中心

服务支持

精选活动

关于我们

帮助中心

HY5V66EF-6I

HY5V66EF-6I 技术参数

HY5V66EF-6I 数据手册

与HY5V66EF-6I相关器件

与HY5V66EF-6I相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HY5V66EF-6I

HY5V66EF-6I 技术参数

HY5V66EF-6I 数据手册

与HY5V66EF-6I相关器件

与HY5V66EF-6I相关文章

您还可以找

您在本页遇到什么问题？