Datasheet > HMC832ALP6GETR

HMC832ALP6GETR

更新时间： 2024-02-23 18:40:17

品牌	Logo	应用领域
亚德诺 - ADI		电信电信集成电路
页数	文件大小	规格书
49页	1148K
描述
Fractional-N PLL with Integrated VCO 25 MHz to 3000 MHz

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HMC832ALP6GETR 技术参数

是否无铅：	含铅	是否Rohs认证：	符合
生命周期：	Active	包装说明：	HVQCCN,
针数：	40	Reach Compliance Code：	compliant
风险等级：	5.62	JESD-30 代码：	S-XQCC-N40
JESD-609代码：	e3	长度：	6 mm
湿度敏感等级：	1	功能数量：	1
端子数量：	40	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	UNSPECIFIED
封装代码：	HVQCCN	封装形状：	SQUARE
封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	峰值回流温度（摄氏度）：	260
座面最大高度：	0.9 mm	标称供电电压：	3.3 V
表面贴装：	YES	电信集成电路类型：	RF AND BASEBAND CIRCUIT
温度等级：	INDUSTRIAL	端子面层：	Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	6 mm	Base Number Matches：	1

HMC832ALP6GETR 数据手册

Data Sheet

HMC832A

Parameter

Test Conditions/Comments

Min

Typ

Max

Unit

VCO OPEN-LOOP PHASE NOISE

f_Oat 2 GHz¹³

10 kHz Offset

100 kHz Offset

1 MHz Offset

−88

dBc/Hz

−116

−139

−157

−162

10 MHz Offset

100 MHz Offset

f_Oat 2 GHz/2 = 1 GHz¹³

10 kHz Offset

100 kHz Offset

1 MHz Offset

−93

dBc/Hz

−122

−145

−159

−162

10 MHz Offset

100 MHz Offset

f_Oat 3 GHz/30 = 100 MHz¹³

10 kHz Offset

100 kHz Offset

1 MHz Offset

−110

−139

−160

−163

dBc/Hz

10 MHz Offset

100 MHz Offset

250 kHz Offset f_O

Over manufacturing process variations with

3.3 V power supply at 25°C

f_O= 1584 MHz

f_O= 1998 MHz

f_O= 2416 MHz

f_O= 2812 MHz

PLL

−124.5

−122.5

−122.0

−121.0

dBc/Hz

Phase Noise at 20 kHz Offset, 50 MHZ

PFD Rate

Over process with 3.3 V power supply at 25°C,

measured with >200 kHz loop bandwidth

f_O= 1582.896 MHz

f_O= 1998.25 MHz

f_O= 2415.735 MHz

f_O= 2811.21 MHz

Lock Time

−113.5

−112.5

−109.5

500

dBc/Hz

µs

Depends on loop filter bandwidth, PFD rate,

and definition of lock (to within Hz or

degrees of settling)

Frequency Resolution

Fundamental Mode

Depends on PFD rate and VCO output divider

setting

1.5 GHz to 3 GHz output; at typical phase

detector frequency (f_PD) of 50 MHz, typical

resolution = 3 Hz

_PD/2²⁴

Divider Mode

<1.5 GHz output, resolution depends on VCO

output divider setting

f_PD/(2²⁴

output divider)

Reference Spurs

−85

dBc/Hz

FIGURE OF MERIT (FOM)

Floor Integer Mode

Floor Fractional Mode

Flicker (Both Modes)

Normalized to 1 Hz (see Figure 24)

−229

−226

−268

dBc/Hz

Rev. B | Page 5 of 48

1...3 4 567 8 9...49

下载PDF

与HMC832ALP6GETR相关器件

型号	品牌	描述	获取价格	数据表
HMC832LP6GE	ADI	暂无描述	获取价格
HMC832LP6GE	HITTITE	Fractional-N PLL with Integrated VCO 25 MHz to 3000 MHz	获取价格
HMC832LP6GETR	ADI	Wideband PLL+VCO (3.3V), 25 - 3000 MHz	获取价格
HMC832LP6GETR	HITTITE	PLL/Frequency Synthesis Circuit,	获取价格
HMC833LP6GE	HITTITE	Built in Digital Self Test	获取价格
HMC833LP6GE	ADI	Fractional-N PLL with Integrated VCO, 25 - 6000 MHz	获取价格