Datasheet > GM71VS64403ALJ-6

GM71VS64403ALJ-6

更新时间： 2024-01-18 21:26:51

品牌	Logo	应用领域
其他 - ETC		内存集成电路光电二极管动态存储器
页数	文件大小	规格书
25页	398K
描述
x4 EDO Page Mode DRAM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

GM71VS64403ALJ-6 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	SOJ, SOJ32,.44	Reach Compliance Code：	compliant
风险等级：	5.83	最长访问时间：	60 ns
I/O 类型：	COMMON	JESD-30 代码：	R-PDSO-J32
JESD-609代码：	e0	内存密度：	67108864 bit
内存集成电路类型：	EDO DRAM	内存宽度：	4
端子数量：	32	字数：	16777216 words
字数代码：	16000000	最高工作温度：	70 °C
最低工作温度：		组织：	16MX4
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOJ	封装等效代码：	SOJ32,.44
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
电源：	3.3 V	认证状态：	Not Qualified
刷新周期：	8192	自我刷新：	YES
最大待机电流：	0.0003 A	子类别：	DRAMs
最大压摆率：	0.14 mA	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	DUAL	Base Number Matches：	1

GM71VS64403ALJ-6 数据手册

GM71V64403A

GM71VS64403AL

LG Semicon

DC Electrical Characteristics: (VCC = 3.3V+/-10%, TA = 0 ~ 70C)

Symbol

Parameter

Min Max Unit Note

VOH

Output Level

Output Level Voltage (IOUT = -2mA)

2.4

VCC

VOL

ICC1

Output Level

Output Level Voltage (IOUT = 2mA)

0.4

Operating Current (tRC = tRC min)

50ns

60ns

140

120

1,2

Standby Current (TTL interface)

Power Supply Standby Current

(RAS, CAS= VIH, DOUT = High-Z)

ICC2

ICC3

50ns

60ns

140

120

RAS-Only Refresh Current

( tRC = tRC min)

50ns

60ns

110

100

ICC4

ICC5

Extended Data Out page Mode Current

(RAS = VIL, CAS, Address Cycling: tHPC = tHPC min)

mA 1,3

CMOS interface

(RAS, CAS>=VCC-0.2V, DOUT = High-Z)

0.5

Standby Current(L_Version)

300

160

140

ICC6

CAS-before-RAS Refresh Current

(tRC = tRC min)

50ns

60ns

Battery Back Up Operating Current(Standby with CBR)

(tRC=31.25us,tRAS=300ns,Dout=High-Z)

ICC7

ICC8

500

4, 5

Standby Current (CMOS)

Power Supply Standby Current

RAS = VIH, CAS = VIL , DOUT = Enable

ICC9

II(L)

IO(L)

Self Refresh Current

(RAS, CAS <=0.2V,Dout=High-Z)

400

Input Leakage Current, Any Input

(0V<=VIN<=Vcc)

-5

Output Leakage Current

(DOUT is Disabled, 0V<=VOUT<=Vcc)

Note: 1. ICC depends on output load condition when the device is selected. ICC(max) is specified at the

output open condition.

2. Address can be changed once or less while RAS = VIL.

3. Measured with one sequential address change per EDO cycle, tHPC.

4. VIH>=VCC-0.2V, 0V<=VIL<=0.2V

5. L-Version

1 234 5 6 7...25

下载PDF

与GM71VS64403ALJ-6相关器件

型号	品牌	描述	获取价格	数据表
GM71VS64403ALT-5	ETC	x4 EDO Page Mode DRAM	获取价格
GM71VS64403ALT-6	ETC	x4 EDO Page Mode DRAM	获取价格
GM71VS64403CLJ-5	ETC	x4 EDO Page Mode DRAM	获取价格
GM71VS64403CLJ-6	ETC	x4 EDO Page Mode DRAM	获取价格
GM71VS64403CLT-5	ETC	x4 EDO Page Mode DRAM	获取价格
GM71VS64403CLT-6	ETC	x4 EDO Page Mode DRAM	获取价格