Datasheet > EPA505-32

EPA505-32

更新时间： 2024-02-11 21:45:24

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

EPA505-32 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Active	零件包装代码：	SOIC
包装说明：	SOJ, SOJ14,.5	针数：	14/8
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.81	Is Samacsys：	N
其他特性：	INPUT TO 1ST TAP DELAY = 12NS; TESTED WITH NO LOAD CONDITIONS; MAX RISE TIME CAPTURED	系列：	HCT
输入频率最大值（fmax）：	31.25 MHz	JESD-30 代码：	S-XDSO-J8
JESD-609代码：	e0	逻辑集成电路类型：	ACTIVE DELAY LINE
湿度敏感等级：	3	功能数量：	1
抽头/阶步数：	5	端子数量：	8
最高工作温度：	70 °C	最低工作温度：
输出极性：	TRUE	封装主体材料：	UNSPECIFIED
封装代码：	SOJ	封装等效代码：	SOJ14,.5
封装形状：	SQUARE	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	240	电源：	5 V
最大电源电流（ICC）：	15 mA	可编程延迟线：	NO
Prop。Delay @ Nom-Sup：	44 ns	认证状态：	Not Qualified
座面最大高度：	5.588 mm	子类别：	Delay Lines
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	总延迟标称（td）：	32 ns
Base Number Matches：	1

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
EPA505-36	ETC	获取价格	Tapped Delay Line
EPA505-40	ETC	获取价格	Tapped Delay Line
EPA505-44	ETC	获取价格	Tapped Delay Line
EPA505-48	ETC	获取价格	Tapped Delay Line
EPA505-52	ETC	获取价格	Tapped Delay Line
EPA505-60	ETC	获取价格	Tapped Delay Line
EPA505-75	ETC	获取价格	Tapped Delay Line
EPA509-10	PCA	获取价格	8 Pin DIP Dual Fast Logic TTL Compatible Active Delay Lines
EPA509-100	PCA	获取价格	8 Pin DIP Dual Fast Logic TTL Compatible Active Delay Lines
EPA509-100-LF	PCA	获取价格	8 Pin DIP Dual Fast Logic TTL Compatible Active Delay Lines