Datasheet > EBD52UC8AAFA

EBD52UC8AAFA

更新时间： 2022-12-22 00:38:55

品牌	Logo	应用领域
尔必达 - ELPIDA		动态存储器双倍数据速率
页数	文件大小	规格书
18页	180K
描述
512MB Unbuffered DDR SDRAM DIMM

阅读下载

获取价格

数据手册

如果您发现信息不准确，欢迎纠错

EBD52UC8AAFA 数据手册

EBD52UC8AAFA

Block Diagram

/CS1

/CS0

DM0/DQS9

DQS0

DQS

/CS DM

DQS

/CS DM

DQ0 to DQ7

DQS1

U10

DM1/DQS10

DM2/DQS11

DM3/DQS12

DM4/DQS13

DM5/DQS14

DM6/DQS15

DM7/DQS16

DQS

/CS DM

DQS

/CS DM

DQ8 to DQ15

DQS2

U11

DQS

/CS DM

DQS

/CS DM

DQ16 to DQ23

DQS3

U12

DQS

/CS DM

DQS

/CS DM

DQ24 to DQ31

DQS4

U13

DQS

/CS DM

DQS

/CS DM

DQ32 to DQ39

DQS5

U14

DQS

/CS DM

DQS

/CS DM

DQ40 to DQ47

DQS6

U15

DQS

/CS DM

DQS

/CS DM

DQ48 to DQ55

DQS7

U16

DQS

/CS DM

DQS

/CS DM

DQ56 to DQ63

U17

A0 to A12

BA0, BA1

A0 to A12 (U1 to U8, U10 to U17)

BA0, BA1 (U1 to U8, U10 to U17)

* U1 to U8, U10 to U17: 256M bits DDR SDRAM

U20: 2k bits EEPROM

RS: 22Ω

/RAS

/CAS

/RAS (U1 to U8, U10 to U17)

/CAS (U1 to U8, U10 to U17)

VDD

VREF

VSS

U1 to U8, U10 to U17

/WE

/WE (U1 to U8, U10 to U17)

VDDID

CKE0

CKE1

CKE (U1 to U8, U10 to U17)

open

Clock wiring

Serial PD

SCL

Clock input DDR SDRAMS

SCL

SDA

CK0, /CK0

CK1, /CK1

CK2, /CK2

4DRAM loads

6DRAM loads

U20

Note: Wire per Clock loading table/Wiring diagrams.

SA0 SA1 SA2

Notes:

1. The SDA pull-up resistor is required due to

the open-drain/open-collector output.

2. The SCL pull-up resistor is recommended

because of the normal SCL line inacitve

"high" state.

Data Sheet E0362E20 (Ver. 2.0)

1...4 5 678 9 10...18

下载PDF

与EBD52UC8AAFA相关器件

型号	品牌	描述	获取价格	数据表
EBD52UC8AAFA-6B	ELPIDA	512MB Unbuffered DDR SDRAM DIMM	获取价格
EBD52UC8AAFA-7B	ELPIDA	512MB Unbuffered DDR SDRAM DIMM	获取价格
EBD52UC8AARA	ELPIDA	512MB DDR SDRAM SO DIMM	获取价格
EBD52UC8AARA-6B	ELPIDA	512MB DDR SDRAM SO DIMM	获取价格
EBD52UC8AARA-7A	ELPIDA	512MB DDR SDRAM SO DIMM	获取价格
EBD52UC8AARA-7A-E	ELPIDA	DDR DRAM Module, 64MX64, 0.75ns, CMOS, SODIMM-200	获取价格