Datasheet > 微控制器和处理器 > 时钟发生器> CYW180-02SXT

CYW180-02SXT

更新时间： 2024-02-24 18:47:57

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		晶体时钟发生器微控制器和处理器外围集成电路光电二极管
页数	文件大小	规格书
10页	183K
描述
Peak Reducing EMI Solution

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CYW180-02SXT 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	0.150 INCH, LEAD FREE, PLASTIC, SOIC-8	针数：	8
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.81
Is Samacsys：	N	其他特性：	ALSO OPERATES AT 5V SUPPLY
JESD-30 代码：	R-PDSO-G8	JESD-609代码：	e3
长度：	4.889 mm	湿度敏感等级：	1
端子数量：	8	最高工作温度：	70 °C
最低工作温度：		最大输出时钟频率：	15 MHz
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	260	主时钟/晶体标称频率：	15 MHz
认证状态：	Not Qualified	座面最大高度：	1.727 mm
最大供电电压：	3.465 V	最小供电电压：	3.135 V
标称供电电压：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	MATTE TIN	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	3.8985 mm
uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER	Base Number Matches：	1

CYW180-02SXT 数据手册

W180

increased trace inductance will negate its decoupling

capability. The 10-µF decoupling capacitor shown should be a

tantalum type. For further EMI protection, the V_DDconnection

can be made via a ferrite bead, as shown.

Application Information

Recommended Circuit Configuration

For optimum performance in system applications the power

supply decoupling scheme shown in Figure 4 should be used.

Recommended Board Layout

V_DDdecoupling is important to both reduce phase jitter and

EMI radiation. The 0.1-µF decoupling capacitor should be

placed as close to the V_DDpin as possible, otherwise the

Figure 5 shows a recommended 2-layer board layout.

Xtal Connection or Reference Input

Xtal Connection or NC

GND

Clock

Output

µF

0.1

3.3V or 5V System Supply

µF Tantalum

Figure 4. Recommended Circuit Configuration

High frequency supply decoupling

µF recommended).

C1 =

capacitor (0.1-

Common supply low frequency

C2 =

µF tantalum

decoupling capacitor (10-

recommended).

R1 =

Match value to line impedance

Ferrite Bead

Via To GND Plane

Xtal Connection or Reference Input

Clock Output

Power Supply Input

(3.3V or 5V)

Figure 5. Recommended Board Layout (2-Layer Board)

Document #: 38-07156 Rev. *B

Page 7 of 10

1...4 5 678 9 10

下载PDF

与CYW180-02SXT相关器件

型号	品牌	描述	获取价格	数据表
CYW180-03SX	CYPRESS	Peak Reducing EMI Solution	获取价格
CYW180-03SXT	CYPRESS	Peak Reducing EMI Solution	获取价格
CYW180-51SX	CYPRESS	Peak Reducing EMI Solution	获取价格
CYW180-51SXT	CYPRESS	Peak Reducing EMI Solution	获取价格
CYW180-52SX	CYPRESS	Peak Reducing EMI Solution	获取价格
CYW180-52SXT	CYPRESS	Peak Reducing EMI Solution	获取价格