5秒后页面跳转
捷配首页

Datasheet > CY7C4225-15ACT
CY7C4225-15ACT PDF预览

CY7C4225-15ACT

更新时间： 2024-02-20 02:40:48
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 先进先出芯片
页数 文件大小 规格书
25页 412K
描述
FIFO, 1KX18, 10ns, Synchronous, CMOS, PQFP64, 14 X 14 MM, PLASTIC, TQFP-64

阅读下载

获取价格

CY7C4225-15ACT 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：QFP包装说明：LQFP,
针数：64Reach Compliance Code：unknown
ECCN代码：EAR99HTS代码：8542.32.00.71
风险等级：5.83最长访问时间：10 ns
其他特性：RETRANSMIT周期时间：15 ns
JESD-30 代码：S-PQFP-G64JESD-609代码：e0
长度：14 mm内存密度：18432 bit
内存宽度：18湿度敏感等级：3
功能数量：1端子数量：64
字数：1024 words字数代码：1000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：1KX18
输出特性：3-STATE可输出：YES
封装主体材料：PLASTIC/EPOXY封装代码：LQFP
封装形状：SQUARE封装形式：FLATPACK, LOW PROFILE
并行/串行：PARALLEL峰值回流温度（摄氏度）：240
认证状态：Not Qualified座面最大高度：1.6 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：0.8 mm端子位置：QUAD
处于峰值回流温度下的最长时间：30宽度：14 mm

CY7C4225-15ACT 数据手册

 浏览型号CY7C4225-15ACT的Datasheet PDF文件第1页浏览型号CY7C4225-15ACT的Datasheet PDF文件第2页浏览型号CY7C4225-15ACT的Datasheet PDF文件第4页浏览型号CY7C4225-15ACT的Datasheet PDF文件第5页浏览型号CY7C4225-15ACT的Datasheet PDF文件第6页浏览型号CY7C4225-15ACT的Datasheet PDF文件第7页 
CY7C4425/4205/4215  
CY7C4225/4235/4245  
Selection Guide  
7C42X5-10  
7C42X5-15  
7C42X5-25  
7C42X5-35  
Maximum Frequency (MHz)  
Maximum Access Time (ns)  
Minimum Cycle Time (ns)  
100  
8
66.7  
10  
15  
4
40  
15  
25  
6
28.6  
20  
35  
7
10  
3
Minimum Data or Enable Set-Up (ns)  
Minimum Data or Enable Hold (ns)  
Maximum Flag Delay (ns)  
0.5  
8
1
1
2
10  
45  
50  
15  
45  
50  
20  
45  
50  
Operating Current (I  
(mA) @ freq=20MHz  
)
Commercial  
Industrial  
45  
50  
CC2  
CY7C4425  
CY7C4205  
CY7C4215  
CY7C4225  
CY7C4235  
CY7C4245  
Density  
64 x 18  
256 x 18  
512 x 18  
1K x 18  
2K x 18  
4K x 18  
Packages  
68-pin PLCC  
64-pin TQFP  
(10x10/14x14)  
68-pin PLCC  
64-pin TQFP  
(10x10/14x14)  
68-pin PLCC  
64-pin TQFP  
(10x10/14x14)  
68-pin PLCC  
64-pin TQFP  
(10x10/14x14)  
68-pin PLCC  
64-pin TQFP  
(10x10/14x14)  
68-pin PLCC  
64-pin TQFP  
(10x10/14x14)  
Pin Definitions  
Signal Name  
Description  
I/O  
Function  
D
Data Inputs  
Data Outputs  
Write Enable  
Read Enable  
Write Clock  
I
O
I
Data inputs for an 18-bit bus  
Data outputs for an 18-bit bus  
Enables the WCLK input  
Enables the RCLK input  
0–17  
Q
0–17  
WEN  
REN  
I
WCLK  
I
The rising edge clocks data into the FIFO when WEN is LOW and the FIFO is not  
Full. When LD is asserted, WCLK writes data into the programmable flag-offset  
register.  
RCLK  
Read Clock  
I
The rising edge clocks data out of the FIFO when REN is LOW and the FIFO is not  
Empty. When LD is asserted, RCLK reads data out of the programmable flag-off-  
set register.  
WXO/HF  
Write Expansion  
Out/Half Full Flag  
O
Dual-Mode Pin:  
Single device or width expansion - Half Full status flag.  
Cascaded - Write Expansion Out signal, connected to WXI of next device.  
EF  
Empty Flag  
Full Flag  
O
O
O
When EF is LOW, the FIFO is empty. EF is synchronized to RCLK.  
When FF is LOW, the FIFO is full. FF is synchronized to WCLK.  
When PAE is LOW, the FIFO is almost empty based on the almost-empty offset  
FF  
PAE  
Programmable  
Almost Empty  
value programmed into the FIFO. PAE is asynchronous when V /SMODE is tied  
CC  
to V ; it is synchronized to RCLK when V /SMODE is tied to V .  
CC  
CC  
SS  
PAF  
Programmable  
Almost Full  
O
When PAF is LOW, the FIFO is almost full based on the almost full offset value  
programmed into the FIFO. PAF is asynchronous when V /SMODE is tied to  
CC  
V
; it is synchronized to WCLK when V /SMODE is tied to V  
.
CC  
CC  
SS  
LD  
Load  
I
I
When LD is LOW, D  
ble-flag-offset register.  
(O  
) are written (read) into (from) the programma-  
0 - 17  
0 - 17  
FL/RT  
First Load/  
Retransmit  
Dual-Mode Pin:  
Cascaded - The first device in the daisy chain will have FL tied to V ; all other  
SS  
devices will have FL tied to V . In standard mode of width expansion, FL is tied  
CC  
to V on all devices.  
SS  
Not Cascaded - Tied to V . Retransmit function is also available in standalone  
SS  
mode by strobing RT.  
WXI  
Write Expansion  
Input  
I
Cascaded - Connected to WXO of previous device.  
Not Cascaded - Tied to V  
.
SS  
3
1234567...25

下载PDF

与CY7C4225-15ACT相关器件

型号 品牌 描述 获取价格 数据表
CY7C4225-15AI CYPRESS 64/256/512/1K/2K/4K x18 Low-Voltage Synchronous FIFOs

获取价格
CY7C4225-15ASC CYPRESS 64/256/512/1K/2K/4K x18 Low-Voltage Synchronous FIFOs

获取价格
CY7C4225-15ASCT CYPRESS FIFO, 1KX18, 10ns, Synchronous, CMOS, PQFP64, 10 X 10 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-64

获取价格
CY7C4225-15ASI CYPRESS 64/256/512/1K/2K/4K x18 Low-Voltage Synchronous FIFOs

获取价格
CY7C4225-15ASXC CYPRESS 256/512/1K/4K x 18 Synchronous FIFOs

获取价格
CY7C4225-15AXC CYPRESS 256/512/1K/4K x 18 Synchronous FIFOs

获取价格

与CY7C4225-15ACT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证