5秒后页面跳转
捷配首页

Datasheet > 存储 > FIFO> CY7C408A-15PC
CY7C408A-15PC PDF预览

CY7C408A-15PC

更新时间： 2024-01-02 20:35:54
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 先进先出芯片
页数 文件大小 规格书
16页 347K
描述
64 x 8 Cascadable FIFO 64 x 9 Cascadable FIFO

阅读下载

获取价格

CY7C408A-15PC 技术参数

生命周期：Obsolete零件包装代码：SOJ
包装说明：SOJ,针数：28
Reach Compliance Code：unknownECCN代码：EAR99
HTS代码：8542.32.00.71风险等级：5.82
最长访问时间：40 ns其他特性：FALL THRU 65NS; BUBBLE BACK 65NS
周期时间：66.67 nsJESD-30 代码：R-PDSO-J28
长度：17.907 mm内存密度：512 bit
内存宽度：8功能数量：1
端子数量：28字数：64 words
字数代码：64工作模式：ASYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：64X8输出特性：3-STATE
可输出：YES封装主体材料：PLASTIC/EPOXY
封装代码：SOJ封装形状：RECTANGULAR
封装形式：SMALL OUTLINE并行/串行：PARALLEL
认证状态：Not Qualified座面最大高度：3.556 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子形式：J BEND端子节距：1.27 mm
端子位置：DUAL宽度：7.5057 mm
Base Number Matches：1

CY7C408A-15PC 数据手册

 浏览型号CY7C408A-15PC的Datasheet PDF文件第1页浏览型号CY7C408A-15PC的Datasheet PDF文件第2页浏览型号CY7C408A-15PC的Datasheet PDF文件第4页浏览型号CY7C408A-15PC的Datasheet PDF文件第5页浏览型号CY7C408A-15PC的Datasheet PDF文件第6页浏览型号CY7C408A-15PC的Datasheet PDF文件第7页 
CY7C408A  
CY7C409A  
[3, 6]  
Switching Characteristics Over the Operating Range  
7C408A-15  
7C409A-15  
7C408A-25  
7C409A-25  
7C408A-35  
7C409A-35  
Test  
Parameter  
Description  
Operating Frequency  
SI HIGH Time  
Conditions Min.  
Max.  
Min.  
Max.  
Min.  
Max.  
Unit  
MHz  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
f
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
Note 7  
15  
25  
35  
O
Note 7  
Note 7  
Note 8  
Note 8  
23  
25  
0
11  
24  
0
9
PHSI  
PLSI  
SSI  
SI LOW Time  
17  
0
Data Set-Up to SI  
Data Hold from SI  
30  
20  
12  
HSI  
Delay, SI HIGH to IR LOW  
Delay, SI LOW to IR HIGH  
SO HIGH Time  
35  
40  
21  
23  
15  
16  
DLIR  
DHIR  
PHSO  
PLSO  
DLOR  
DHOR  
SOR  
HSO  
BT  
Note 7  
Note 7  
23  
25  
11  
24  
9
SO LOW Time  
17  
Delay, SO HIGH to OR LOW  
Delay, SO LOW to OR HIGH  
Data Set-Up to OR HIGH  
Data Hold from SO LOW  
Fall-through, Bubble-back Time  
Data Set-Up to IR  
35  
40  
21  
23  
15  
16  
0
0
0
0
0
0
10  
5
65  
10  
5
60  
10  
5
50  
Note 9  
Note 9  
SIR  
Data Hold from IR  
30  
6
20  
6
20  
6
HIR  
Input Ready Pulse HIGH  
Output Ready Pulse HIGH  
OE LOW to LOW Z (7C408A)  
OE HIGH to HIGH Z (7C408A)  
SI LOW to HF HIGH  
Note 10  
Note 11  
Note 12  
Note 7  
PIR  
6
6
6
POR  
DLZOE  
DHZOE  
DHHF  
DLHF  
DLAFE  
DHAFE  
PMR  
DSI  
35  
35  
65  
65  
65  
65  
30  
30  
55  
55  
55  
55  
25  
25  
45  
45  
45  
45  
SO LOW to HF LOW  
SO or SI LOW to AFE LOW  
SO or SI LOW to AFE HIGH  
MR Pulse Width  
55  
25  
45  
10  
35  
10  
MR HIGH to SI HIGH  
MR LOW to OR LOW  
MR LOW to IR HIGH  
MR LOW to Output LOW  
MR LOW to AFE HIGH  
MR LOW to HF LOW  
SO LOW to Next Data Out Valid  
55  
55  
55  
55  
55  
28  
45  
45  
45  
45  
45  
20  
35  
35  
35  
35  
35  
16  
DOR  
DIR  
Note 13  
LZMR  
AFE  
HF  
OD  
Notes:  
6. Test conditions assume signal transition time of 5 ns or less, timing reference levels of 1.5V and output loading of the specified IOL/IOH and 30-pF load  
capacitance, as in parts (a) and (b) of AC Test Loads and Waveforms.  
7. 1/fO > (tPHSI + tPLSI), 1/fO > (tPHSO + tPLSO).  
8. tSSI and tHSI apply when memory is not full.  
9. tSIR and tHIR apply when memory is full, SI is high and minimum bubble-through (tBT) conditions exist.  
10. At any given operating condition tPIR > (tPHSO required).  
11. At any given operating condition tPOR > (tPHSI required).  
12. tDHZOE and tDLZOE are specified with CL = 5 pF as in part (b) of AC Test Loads and Waveforms. tDHZOE transition is measured ±500 mV from steady-state  
voltage. tDLZOE transition is measured ±100 mV from steady-state voltage. These parameters are guaranteed and not 100% tested.  
13. All data outputs will be at LOW level after reset goes HIGH until data is entered into the FIFO.  
3
1234567...16

下载PDF

与CY7C408A-15PC相关器件

型号 品牌 描述 获取价格 数据表
CY7C408A-15VC CYPRESS 64 x 8 Cascadable FIFO 64 x 9 Cascadable FIFO

获取价格
CY7C408A-15VCT CYPRESS FIFO, 64X8, 40ns, Asynchronous, CMOS, PDSO28, 0.300 INCH, PLASTIC, SOJ-28

获取价格
CY7C408A-25DC CYPRESS FIFO, 64X8, 23ns, Asynchronous, CMOS, CDIP28, 0.300 INCH, CERDIP-28

获取价格
CY7C408A-25DMB CYPRESS 64 x 8 Cascadable FIFO 64 x 9 Cascadable FIFO

获取价格
CY7C408A-25KMB CYPRESS FIFO, 64X8, 23ns, Asynchronous, CMOS, CDFP28, GLASS SEALED, CERPACK-28

获取价格
CY7C408A-25LC ETC x8 Asynchronous FIFO

获取价格

与CY7C408A-15PC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证