Datasheet > 存储 > SRAM> CY62127DV30L-55BVXE

CY62127DV30L-55BVXE

更新时间： 2024-02-14 05:52:53

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		/
页数	文件大小	规格书
11页	547K
描述
1-Mb (64K x 16) Static RAM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CY62127DV30L-55BVXE 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	TSOP2	包装说明：	LEAD FREE, TSOP2-44
针数：	44	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.32.00.41
Factory Lead Time：	1 week	风险等级：	5.74
最长访问时间：	55 ns	I/O 类型：	COMMON
JESD-30 代码：	R-PDSO-G44	JESD-609代码：	e4
长度：	18.415 mm	内存密度：	1048576 bit
内存集成电路类型：	STANDARD SRAM	内存宽度：	16
湿度敏感等级：	3	功能数量：	1
端子数量：	44	字数：	65536 words
字数代码：	64000	工作模式：	ASYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	64KX16	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSOP2
封装等效代码：	TSOP44,.36,32	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	2.5/3.3 V
认证状态：	Not Qualified	座面最大高度：	1.194 mm
最大待机电流：	0.000004 A	最小待机电流：	1.5 V
子类别：	SRAMs	最大压摆率：	0.01 mA
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	2.2 V
标称供电电压 (Vsup)：	3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	20	宽度：	10.16 mm
Base Number Matches：	1

CY62127DV30L-55BVXE 数据手册

浏览型号CY62127DV30L-55BVXE的Datasheet PDF文件第3页

浏览型号CY62127DV30L-55BVXE的Datasheet PDF文件第4页

浏览型号CY62127DV30L-55BVXE的Datasheet PDF文件第5页

浏览型号CY62127DV30L-55BVXE的Datasheet PDF文件第7页

浏览型号CY62127DV30L-55BVXE的Datasheet PDF文件第8页

CY62127DV30

Switching Waveforms

Read Cycle No. 1 (Address Transition Controlled)^[16,17]

ADDRESS

OHA

DATA OUT

PREVIOUS DATA VALID

DATA VALID

Read Cycle No. 2 (OE Controlled)^[16,17,18]

Write Cycle No. 1 (WE Controlled)^{[14, 15, 19, 20, 21]}

t_WC

ADDRESS

t_SCE

t_AW

t_HA

t_SA

t_PWE

t_BW

BHE/BLE

t_SD

t_HD

DATA I/O

DATA VALID

DON'T CARE

t_HZOE

Notes:

16. Device is continuously selected. OE, CE = V , BHE, BLE = V

17. WE is HIGH for Read cycle.

18. Address valid prior to or coincident with CE, BHE, BLE transition LOW.

19. Data I/O is high-impedance if OE = V

20. If CE goes HIGH simultaneously with WE HIGH, the output remains in a high-impedance state.

21. During the DON'T CARE period in the DATA I/O waveform, the I/Os are in output state and input signals should not be applied.

Document #: 38-05229 Rev. *H

Page 6 of 11

[+] Feedback

1...3 4 567 8 9...11

下载PDF

与CY62127DV30L-55BVXE相关器件

型号	品牌	描述	获取价格	数据表
CY62127DV30L-55BVXET	CYPRESS	Standard SRAM, 64KX16, 55ns, CMOS, PBGA48, 6 X 8 MM, 1 MM HEIGHT, LEAD FREE, VFBGA-48	获取价格
CY62127DV30L-55ZSI	CYPRESS	1 Mb (64K x 16) Static RAM	获取价格
CY62127DV30L-55ZSXE	CYPRESS	1-Mb (64K x 16) Static RAM	获取价格
CY62127DV30L-55ZSXI	CYPRESS	1 Mb (64K x 16) Static RAM	获取价格
CY62127DV30L-55ZXI	CYPRESS	1-Mb (64K x 16) Static RAM	获取价格
CY62127DV30L-70BVI	CYPRESS	1 Mb (64K x 16) Static RAM	获取价格