Datasheet > CY38100V256B-83BBI

CY38100V256B-83BBI

更新时间： 2024-01-20 10:47:23

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		输入元件可编程逻辑
页数	文件大小	规格书
32页	945K
描述
Loadable PLD, 15ns, CMOS, PBGA256, 17 X 17 MM, 1 MM PITCH, FBGA-256

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CY38100V256B-83BBI 技术参数

生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	LBGA,	针数：	256
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.84	其他特性：	IT CAN ALSO HAVE AN INPUT VOLTAGE OF 3.3V
JESD-30 代码：	S-PBGA-B256	长度：	17 mm
I/O 线路数量：	180	端子数量：	256
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	180 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	LBGA
封装形状：	SQUARE	封装形式：	GRID ARRAY, LOW PROFILE
可编程逻辑类型：	LOADABLE PLD	传播延迟：	15 ns
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大供电电压：	2.7 V	最小供电电压：	2.3 V
标称供电电压：	2.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子形式：	BALL	端子节距：	1 mm
端子位置：	BOTTOM	宽度：	17 mm
Base Number Matches：	1

CY38100V256B-83BBI 数据手册

浏览型号CY38100V256B-83BBI的Datasheet PDF文件第2页

浏览型号CY38100V256B-83BBI的Datasheet PDF文件第3页

浏览型号CY38100V256B-83BBI的Datasheet PDF文件第4页

浏览型号CY38100V256B-83BBI的Datasheet PDF文件第5页

浏览型号CY38100V256B-83BBI的Datasheet PDF文件第6页

浏览型号CY38100V256B-83BBI的Datasheet PDF文件第7页

Quantum38K™ ISR™

CPLD Family

PRELIMINARY

CPLDs at ASIC Prices™

• Multiple I/O standards supported:

Features

—LVCMOS (3.3/3.0/2.5/1.8V), LVTTL, 3.3V PCI

• Compatible with NOBL™, ZBT™, and QDR™ SRAMs

• Programmable slew rate control on each I/O pin

• User-ProgrammableBusHoldcapabilityoneachI/Opin

• Fully PCI compliant (as per PCI spec rev. 2.2)

• Compact PCI hot swap ready

• Multiple package/pinout offering across all densities

—208 to 484 pins in PQFP and FBGA packages

—Simplifies design migration across density

• In-System Reprogrammable™ (ISR™)

• High density

— 30K to 100K usable gates

— 512 to 1536 macrocells

— 136 to 302 maximum I/O pins

— 8 Dedicated Inputs including 4 clock pins and 4

global I/O control signal pins; 4 JTAG interface pins

for reconfigurability/boundary scan

• Embedded Memory

— 16K to 48K bits embedded dual-port Channel mem-

ory

—JTAG-compliant on-board configuration

• 125 MHz in-system operation

• AnyVolt™ interface

—Design changes don’t cause pinout changes

• IEEE1149.1 JTAG boundary scan

— 3.3V and 2.5V V_CCoperation

• Pin-to-pin compatible with Cypress’s high-end

Delta39K CPLDs

— 3.3V, 2.5V and 1.8V I/O capability

• Low Power Operation

— 0.18-µm 6-layer metal SRAM-based logic process

Development Software

— Full-CMOS implementation of product term array

• Simple timing model

— Nopenaltyfor usingfull16product terms /macrocell

— No delay for single product term steering or sharing

• Flexible clocking

• Warp®

—IEEE 1076/1164 VHDL or IEEE 1364 Verilog context

sensitive editing

—Active-HDL FSM graphical finite state machine editor

—Active-HDL SIM post-synthesis timing simulator

—Architecture Explorer for detailed design analysis

—Static Timing Analyzer for critical path analysis

— 4 synchronous clocks per device

— Locally generated Product Term clock

— Clock polarity control at each register

• Carry-chain logic for fast and efficient arithmetic oper-

ations

—Available on Windows 95™, Windows 98™ & Win-

dows NT™ for $99

—Supports all Cypress programmable logic products

Quantum38K™ ISR CPLD Family Members

[2]

Standby I_CC

Channel

memory

Speed — t_PD

Pin-to-Pin

(ns)

T_A=25°C

Maximum

I/O Pins

f_MAX2

(MHz)

Device

38K30

38K50

38K100

Typical Gates^[1]Macrocells

(Kbits)

3.3/2.5V

10 mA

16K–48K

23K–72K

46K–144K

512

768

176

218

302

125

1536

Note:

1. Upper limit of typical gates is calculated by assuming only 50% of the channel memory is used.

2. Standby I_CCvalues are with no output load and stable inputs.

Cypress Semiconductor Corporation

•

3901 North First Street

•

San Jose

•

CA 95134

•

408-943-2600

Document #: 38-03043 Rev. *A

Revised July 5, 2001

12 3 4 5 6 7...32

中文翻译

下载PDF

与CY38100V256B-83BBI相关器件

型号	品牌	获取价格	描述	数据表
CY38100V484-125BBC	CYPRESS	获取价格	Loadable PLD, 10ns, 1536-Cell, CMOS, PBGA484, 1 MM PITCH, FBGA-484
CY38100V484-125BBI	CYPRESS	获取价格	Loadable PLD, 10ns, 1536-Cell, CMOS, PBGA484, 1 MM PITCH, FBGA-484
CY38100V484-83BBC	CYPRESS	获取价格	Loadable PLD, 15ns, 1536-Cell, CMOS, PBGA484, 1 MM PITCH, FBGA-484
CY38100V484-83BBI	CYPRESS	获取价格	Loadable PLD, 15ns, CMOS, PBGA484, 23 X 23 MM, 1.60 MM HEIGHT, 1 MM PITCH, TFBGA-484
CY38100V484B-125BBI	CYPRESS	获取价格	Loadable PLD, 10ns, CMOS, PBGA484, 23 X 23 MM, 1.60 MM HEIGHT, 1 MM PITCH, FBGA-484
CY38100V484B-66BBC	CYPRESS	获取价格	Loadable PLD, 18.9ns, CMOS, PBGA484, 23 X 23 MM, 1.60 MM HEIGHT, TFBGA-484
CY38100V484B-66BBI	CYPRESS	获取价格	Loadable PLD, 18.9ns, CMOS, PBGA484, 23 X 23 MM, 1.60 MM HEIGHT, TFBGA-484
CY38100V484B-83BBC	CYPRESS	获取价格	Loadable PLD, 15ns, CMOS, PBGA484, 23 X 23 MM, 1.60 MM HEIGHT, 1 MM PITCH, FBGA-484
CY38100V484B-83BBI	CYPRESS	获取价格	Loadable PLD, 15ns, CMOS, PBGA484, 23 X 23 MM, 1.60 MM HEIGHT, 1 MM PITCH, FBGA-484
CY39	PLETRONICS	获取价格	Crystals

与CY38100V256B-83BBI相关文章

BSS123LT1资料解读：电气参数及替代型号推荐
2024-06-21

9
LTC1151C双通道±15V零漂移运算放大器全面解读
2024-06-21

12
CNX36手册解读：产品特性、应用及封装引脚详解
2024-06-21

7
PS9552资料解读：引脚信息、电气参数
2024-06-21

7

产品中心

服务支持

精选活动

关于我们

帮助中心

CY38100V256B-83BBI

CY38100V256B-83BBI 技术参数

CY38100V256B-83BBI 数据手册

与CY38100V256B-83BBI相关器件

与CY38100V256B-83BBI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CY38100V256B-83BBI

CY38100V256B-83BBI 技术参数

CY38100V256B-83BBI 数据手册

与CY38100V256B-83BBI相关器件

与CY38100V256B-83BBI相关文章

您还可以找

您在本页遇到什么问题？