Datasheet > BS62LV4008EIP70

BS62LV4008EIP70

更新时间： 2024-01-31 16:21:55

品牌	Logo	应用领域
BSI		静态存储器
页数	文件大小	规格书
10页	374K
描述
Very Low Power/Voltage CMOS SRAM 512K X 8 bit

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

BS62LV4008EIP70 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	TSOP2, TSOP32,.46	Reach Compliance Code：	unknown
风险等级：	5.84	最长访问时间：	70 ns
I/O 类型：	COMMON	JESD-30 代码：	R-PDSO-G32
长度：	20.95 mm	内存密度：	4194304 bit
内存集成电路类型：	STANDARD SRAM	内存宽度：	8
湿度敏感等级：	3	功能数量：	1
端子数量：	32	字数：	524288 words
字数代码：	512000	工作模式：	ASYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	512KX8	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSOP2
封装等效代码：	TSOP32,.46	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE	并行/串行：	PARALLEL
电源：	2.5/3.3 V	认证状态：	Not Qualified
座面最大高度：	1.2 mm	最大待机电流：	0.0000013 A
最小待机电流：	1.5 V	子类别：	SRAMs
最大压摆率：	0.025 mA	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	2.4 V	标称供电电压 (Vsup)：	3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
宽度：	10.16 mm	Base Number Matches：	1

BS62LV4008EIP70 数据手册

BSI

BS62LV4008

(1,6)

WRITE CYCLE2

ADDRESS

(11)

(5)

(2)

(4,10)

(7)

(8)

WHZ

D _OUT

(8,9)

D _IN

NOTES:

1. WE must be high during address transitions.

2. The internal write time of the memory is defined by the overlap of CE and WE low. All signals

must be active to initiate a write and any one signal can terminate a write by going inactive.

The data input setup and hold timing should be referenced to the second transition edge of

the signal that terminates the write.

3. T^WRis measured from the earlier of CE or WE going high at the end of write cycle.

4. During this period, DQ pins are in the output state so that the input signals of opposite phase

to the outputs must not be applied.

5. If the CE low transition occurs simultaneously with the WE low transitions or after the WE

transition, output remain in a high impedance state.

6. OE is continuously low (OE = V^IL).

7. D^OUTis the same phase of write data of this write cycle.

8. D^OUTis the read data of next address.

9. If CE is low during this period, DQ pins are in the output state. Then the data input signals of

opposite phase to the outputs must not be applied to them.

10. The parameter is guaranteed but not 100% tested.

11. T^CWis measured from the later of CE going low to the end of write.

Revision 1.1

R0201-BS62LV4008

Jan.

2004

1...4 5 678 9 10

下载PDF

与BS62LV4008EIP70相关器件

型号	品牌	描述	获取价格	数据表
BS62LV4008PC	BSI	Very Low Power/Voltage CMOS SRAM 512K X 8 bit	获取价格
BS62LV4008PC55	BSI	Standard SRAM, 512KX8, 55ns, CMOS, PDIP32	获取价格
BS62LV4008PC-55	BSI	Very Low Power/Voltage CMOS SRAM 512K X 8 bit	获取价格
BS62LV4008PC70	BSI	Standard SRAM, 512KX8, 70ns, CMOS, PDIP32	获取价格
BS62LV4008PC-70	BSI	Very Low Power/Voltage CMOS SRAM 512K X 8 bit	获取价格
BS62LV4008PCG55	BSI	Very Low Power/Voltage CMOS SRAM 512K X 8 bit	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

BS62LV4008EIP70

BS62LV4008EIP70 技术参数

BS62LV4008EIP70 数据手册

与BS62LV4008EIP70相关器件

与BS62LV4008EIP70相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

BS62LV4008EIP70

BS62LV4008EIP70 技术参数

BS62LV4008EIP70 数据手册

与BS62LV4008EIP70相关器件

与BS62LV4008EIP70相关文章

您还可以找

您在本页遇到什么问题？