AX88850
PRELIMINARY
1.3 Block Diagram
sy m
I/F
P er p o rt J a b b er ctl,
4 B /5 B
a u to -p a rtitio n S M
&
R eg iste rs
M IB I/F
Q -P H Y
C o d in g /
D ec o d in g
P er p o rt C o llisio n
P a rtitio n c o u n ter s.
,
&
S rr a m b ler/
D escr a m b le r
C a sca d e
A rb itr a tio n
L o g ic
R ep e a te r S ta te
M a ch in e
(P o rt 1
P o rt 7
-
M U X
)
Q -P H Y
M II
R ec o n c ilia -
tio n
P H Y
E la stic ity B u ffe r
C o llisio n H a n d lin g L o g ic
I/F
P o rt 8
P o rt 9
-
P H Y
Fig - 1 Chip Block Diagram (PCS mode configuration -- 8 PCS + 2 MII)
M II
I/F
M II
P er port Jabb er ctl,
auto-p artition SM &
Q -PH Y
Q -PH Y
interface
R econcilia-
tion layer
R egisters
M IB I/F
P er port C ollision ,
P artition counters.
P ort 0 -
P ort 7
M II
I/F
C ascade
A rbitration
L ogic
M II
interface
R econcilia-
tion layer
Q -PH Y
Q -PH Y
R epeater S tate
M ach in e
M U X
P ort 10 -
P ort 17
M II
P ort 8
P H Y
P H Y
E lasticity B uffer
C ollision H an dling L ogic
M II
I/F
P ort 9
Fig - 2 Chip Block Diagram(MII mode configuration -- 16 MII + 2 MII)
7
ASIX ELECTRONICS CORPORATION