Datasheet > ADF4157BCPZ-RL

ADF4157BCPZ-RL

更新时间： 2024-02-13 20:10:46

品牌	Logo	应用领域
亚德诺 - ADI		/
页数	文件大小	规格书
24页	365K
描述
High Resolution 6 GHz Fractional-N Frequency Synthesizer

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ADF4157BCPZ-RL 技术参数

是否无铅：	含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	QFN
包装说明：	HVQCCN, LCC20,.16SQ,20	针数：	20
Reach Compliance Code：	compliant	ECCN代码：	5A991.B
HTS代码：	8542.39.00.01	风险等级：	5.43
模拟集成电路 - 其他类型：	PLL FREQUENCY SYNTHESIZER	JESD-30 代码：	S-XQCC-N20
JESD-609代码：	e3	长度：	4 mm
湿度敏感等级：	3	功能数量：	1
端子数量：	20	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	UNSPECIFIED
封装代码：	HVQCCN	封装等效代码：	LCC20,.16SQ,20
封装形状：	SQUARE	封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
峰值回流温度（摄氏度）：	260	电源：	3.3/5.5 V
认证状态：	Not Qualified	座面最大高度：	1 mm
子类别：	PLL or Frequency Synthesis Circuits	最大供电电流 (Isup)：	29 mA
最大供电电压 (Vsup)：	3.3 V	最小供电电压 (Vsup)：	2.7 V
标称供电电压 (Vsup)：	3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	MATTE TIN	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	40	宽度：	4 mm
Base Number Matches：	1

ADF4157BCPZ-RL 数据手册

Data Sheet

ADF4157

SPECIFICATIONS

AV_DD= DV_DD= 2.7 V to 3.3 V; V_P= AV_DDto 5.5 V; AGND = DGND = 0 V; T_A= T_MINto T_MAX, unless otherwise noted;

dBm referred to 50 Ω.

Table 1.

Parameter

B Version¹

Unit

Test Conditions/Comments

RF CHARACTERISTICS (3 V)

RF Input Frequency (RF_IN)

0.5/6.0

GHz min/max

−10 dBm/0 dBm min/max; for lower frequencies, ensure slew rate

(SR) > 400 V/µs

REFERENCE CHARACTERISTICS

REF_INInput Frequency

REF_INInput Sensitivity

10/300

0.4/AV_DD

0.7/AV_DD

MHz min/max

V p-p min/max

pF max

For f_REFIN< 10 MHz, ensure slew rate > 50 V/µs

For 10 MHz < f_REFIN< 250 MHz, biased at AV_DD/2²

For 250 MHz < f_REFIN< 300 MHz, biased at AV_DD/2²

REF_INInput Capacitance

REF_INInput Current

PHASE DETECTOR

Phase Detector Frequency³

CHARGE PUMP

100

µA max

MHz max

I_CPSink/Source

Programmable

High Value

Low Value

Absolute Accuracy

R_SETRange

I_CPThree-State Leakage Current

Matching

I_CPvs. V_CP

I_CPvs. Temperature

LOGIC INPUTS

mA typ

µA typ

% typ

kΩ min/max

nA typ

% typ

With R_SET= 5.1 kΩ

312.5

2.5

2.7/10

With R_SET= 5.1 kΩ

Sink and source current

0.5 V < V_CP< V_P– 0.5

V_CP= V_P/2

% typ

V_INH, Input High Voltage

V_INL, Input Low Voltage

I_INH/I_INL, Input Current

C_IN, Input Capacitance

LOGIC OUTPUTS

V_OH, Output High Voltage

V_OL, Output Low Voltage

POWER SUPPLIES

AV_DD

1.4

0.6

V min

V max

µA max

pF max

1.4

VDD – 0.4

0.4

V min

V max

Open-drain 1 kΩ pull-up to 1.8 V

CMOS output chosen

I_OL= 500 µA

2.7/3.3

AV_DD

AV_DD/5.5

V min/max

DV_DD

V_P

I_DD

V min/V max

mA max

23 mA typical

Low Power Sleep Mode

NOISE CHARACTERISTICS

µA typ

Normalized Phase Noise Floor

−211

dBc/Hz typ

PLL loop B/W = 500 kHz;

measured at 100 kHz

10 kHz offset; normalized to 1 GHz

@ 10 MHz PFD frequency

@ 25 MHz PFD frequency

@ VCO output

(PN_SYNTH

)

Normalized 1/f Noise (PN_{1_f})⁵

Phase Noise Floor⁶

−110

−137

−133

dBc/Hz typ

Phase Noise Performance⁷

5800 MHz Output⁸

−87

dBc/Hz typ

@ 2 kHz offset, 25 MHz PFD frequency

¹Operating temperature of B version is −40°C to +85°C.

²AC-coupling ensures AV_DD/2 bias.

³Guaranteed by design. Sample tested to ensure compliance.

⁴The synthesizer phase noise floor is estimated by measuring the in-band phase noise at the output of the VCO and subtracting 20 log(N) (where N is the N divider

value) and 10 log(F_PFD). PN_SYNTH= PN_TOT− 10 log(F_PFD) − 20 log(N).

⁵The PLL phase noise is composed of 1/f (flicker) noise plus the normalized PLL noise floor. The formula for calculating the 1/f noise contribution at an RF frequency, F_RF,

and at a frequency offset f is given by PN = PN_{1_f}+ 10 log(10 kHz/f) + 20 log(F_RF/1 GHz). Both the normalized phase noise floor and flicker noise are modeled in ADIsimPLL.

⁶The synthesizer phase noise floor is estimated by measuring the in-band phase noise at the output of the VCO and subtracting 20logN (where N is the N divider value).

⁷The phase noise is measured with the EV-ADF4157SD1Z and the Agilent E5052A phase noise system.

⁸f_REFIN= 100 MHz; f_PFD= 25 MHz; offset frequency = 2 kHz; RF_OUT= 5800.25 MHz; N = 232; loop bandwidth = 20 kHz.

Rev. D | Page 3 of 24

1 234 5 6 7...24

下载PDF

与ADF4157BCPZ-RL相关器件

型号	品牌	描述	获取价格	数据表
ADF4157BCPZ-RL1	ADI	High Resolution 6 GHz Fractional-N Frequency Synthesizer	获取价格
ADF4157BCPZ-RL71	ADI	High Resolution 6 GHz Fractional-N Frequency Synthesizer	获取价格
ADF4157BRUZ	ADI	High Resolution 6 GHz Fractional-N Frequency Synthesizer	获取价格
ADF4157BRUZ1	ADI	High Resolution 6 GHz Fractional-N Frequency Synthesizer	获取价格
ADF4157BRUZ-RL1	ADI	High Resolution 6 GHz Fractional-N Frequency Synthesizer	获取价格
ADF4157BRUZ-RL71	ADI	High Resolution 6 GHz Fractional-N Frequency Synthesizer	获取价格

与ADF4157BCPZ-RL相关文章

PCM1794音频DAC：全面参数解析与关键特性指南
2024-05-10

1
TLP250光耦合器：资料手册参数分析
2024-05-09

5
DA14580 低功耗蓝牙系统级芯片(SoC)：资料手册参数分析
2024-05-09

6
INA226 高精度电流和功率监控器：资料手册参数分析
2024-05-09

7

产品中心

服务支持

精选活动

关于我们

帮助中心

ADF4157BCPZ-RL

ADF4157BCPZ-RL 技术参数

ADF4157BCPZ-RL 数据手册

与ADF4157BCPZ-RL相关器件

与ADF4157BCPZ-RL相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ADF4157BCPZ-RL

ADF4157BCPZ-RL 技术参数

ADF4157BCPZ-RL 数据手册

与ADF4157BCPZ-RL相关器件

与ADF4157BCPZ-RL相关文章

您还可以找

您在本页遇到什么问题？