AD8600APZ

更新时间： 2024-01-16 16:41:23

品牌	Logo	应用领域
亚德诺 - ADI		/
页数	文件大小	规格书
16页	238K
描述
IC PARALLEL, 8 BITS INPUT LOADING, 2 us SETTLING TIME, 8-BIT DAC, PQCC44, PLASTIC, LCC-44, Digital to Analog Converter

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD8600APZ 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	DIE	包装说明：	DIE
针数：	43	Reach Compliance Code：	unknown
风险等级：	5.89	最大模拟输出电压：	5 V
最小模拟输出电压：		转换器类型：	D/A CONVERTER
输入位码：	BINARY	输入格式：	PARALLEL, 8 BITS
JESD-30 代码：	R-XUUC-N	JESD-609代码：	e0
最大线性误差 (EL)：	0.3906%	标称负供电电压：	-5 V
位数：	8	功能数量：	1
端子数量：	43	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	UNSPECIFIED
封装代码：	DIE	封装等效代码：	DIE OR CHIP
封装形状：	RECTANGULAR	封装形式：	UNCASED CHIP
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	+-5,5/5,5 V
认证状态：	Not Qualified	标称安定时间 (tstl)：	2 µs
子类别：	Other Converters	标称供电电压：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	NO LEAD	端子位置：	UPPER
处于峰值回流温度下的最长时间：	NOT SPECIFIED

AD8600APZ 数据手册

AD8600

TRANSFER EQ UATIO NS

O utput Voltage

D ecoded D AC Register

O_i= A

256

REF

O_i= D ×

where A is the decimal value of the decoded address bits A3,

A2, A1, A0 (LSB).

where i is the DAC channel number and D is the decimal value

of the DAC register data.

Address, CS, R/W and data inputs should be stable prior to acti-

vation of the active low EN input. Input registers are transpar-

ent when EN is low. When EN returns high, data is latched into

the decoded input register. When the load strobe LD and EN

pins are active low, all input register data is transferred to the

DAC registers. T he DAC registers are transparent while they

are enabled.

Table I. Truth Table

EN R/W CS LD RS

O peration

Write to DAC Register

Update DAC Register

Latches DAC Register

DAC Register T ransparent

–

Table II. Address D ecode Table

(MSB)

(LSB)

Addr

Code

(H ex)

D AC

Updated

Write to Input Register

Load Data to Input Register at

Decoded Address

Latches Data in Input Register at

Decoded Address

Latches Data in Input Register at

Decoded Address

(Binary)

Readback Input Registers

Input Register Readback (Data

Access)

Hi-Z Readback Disconnects from

Bus

Hi-Z on Data Bus

O10

O11

O12

O13

O14

O15

Reset

Clear All Registers to Zero,

V_OUT= 0 V

Latches All Registers to Zero

CS = Low; Input Register Ready

for R/W, DAC Register Latched

to Zero

NOT ES

¹+ symbol means positive edge of control input line.

²– symbol means negative edge of control input line.

–6–

REV. 0

1...3 4 567 8 9...16

下载PDF

与AD8600APZ相关器件

型号	品牌	描述	获取价格	数据表
AD8600CHIPS	ADI	16-Channel, 8-Bit Multiplying DAC	获取价格
AD8601	ADI	Precision CMOS Single Supply Rail-to-Rail Input/Output Wideband Operational Amplifiers	获取价格
AD8601_03	ADI	Precision CMOS Single-Supply Rail-to-Rail Input/Output Wideband Operational Amplifiers	获取价格
AD8601_11	ADI	Precision CMOS, Single-Supply, Rail-to-Rail, Input/Output Wideband Operational Amplifiers	获取价格
AD8601_15	ADI	Precision CMOS, Single-Supply, Rail-to-Rail	获取价格
AD8601A	ADI	Operational Amplifiers Selection Guide	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

AD8600APZ

AD8600APZ 技术参数

AD8600APZ 数据手册

与AD8600APZ相关器件

与AD8600APZ相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

AD8600APZ

AD8600APZ 技术参数

AD8600APZ 数据手册

与AD8600APZ相关器件

与AD8600APZ相关文章

您还可以找

您在本页遇到什么问题？