AD7910

更新时间： 2024-02-13 19:14:14

品牌	Logo	应用领域
亚德诺 - ADI		/
页数	文件大小	规格书
20页	521K
描述
250 kSPS, 10-/12-Bit ADCs in 6-Lead SC70

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD7910 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TSSOP
包装说明：	TSSOP,	针数：	8
Reach Compliance Code：	unknown	风险等级：	5.34
最大模拟输入电压：	5.25 V	最小模拟输入电压：
最长转换时间：	2.8 µs	转换器类型：	ADC, SUCCESSIVE APPROXIMATION
JESD-30 代码：	S-PDSO-G8	JESD-609代码：	e3
长度：	3 mm	最大线性误差 (EL)：	0.0488%
湿度敏感等级：	1	模拟输入通道数量：	1
位数：	10	功能数量：	1
端子数量：	8	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出位码：	BINARY
输出格式：	SERIAL	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	SQUARE
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
采样速率：	0.25 MHz	采样并保持/跟踪并保持：	TRACK
座面最大高度：	1.1 mm	标称供电电压：	3 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子面层：	MATTE TIN	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	40	宽度：	3 mm
Base Number Matches：	1

AD7910 数据手册

AD7910/AD7920

TIMING EXAMPLES

Figures 2 and 3 show some of the timing parameters from the

Timing Specifications table.

200␮A

TO OUTPUT

1.6V

Timing Example 1

50pF

From Figure 3, having f_SCLK= 5 MHz and a throughput rate of

250 kSPS gives a cycle time of t₂+ 12.5(1/f_SCLK) + t_ACQ= 4 ms.

With t₂= 10 ns min, this leaves t_ACQto be 1.49 ms. This 1.49 ms

satisfies the requirement of 250 ns for t_ACQ. From Figure 3, t_ACQ

comprises 2.5(1/f_SCLK) + t₈+ t_QUIET, where t₈= 36 ns max. This

allows a value of 954 ns for t_QUIET,satisfying the minimum re-

quirement of 50 ns.

Figure 1. Load Circuit for Digital Output Timing

Specifications

t₁

t_CONVERT

t₂

t₆

SCLK

t₅

t₈

t₃

t₄

t₇

t_QUIET

SDATA

ZERO

DB11

DB10

DB2

DB1

DB0

THREE-

STATE

THREE-STATE

4 LEADING ZEROS

Figure 2. AD7920 Serial Interface Timing Diagram

t_CONVERT

t₂

SCLK

t₈

t_QUIET

t_ACQ

12.5(1/f

)

SCLK

1/THROUGHPUT

Figure 3. Serial Interface Timing Example

Timing Example 2

The AD7920 can also operate with slower clock frequencies.

From Figure 3, having f_SCLK= 3.4 MHz and a throughput rate

max. This allows a value of 2.19 ms for t_QUIET, satisfying the

minimum requirement of 50 ns. As in this example and with

other slower clock values, the signal may already be acquired

before the conversion is complete, but it is still necessary to leave

50 ns minimum t_QUIETbetween conversions. In this example, the

signal should be fully acquired at approximately point C in

Figure 3.

of 150 kSPS gives a cycle time of t₂+ 12.5(1/f_SCLK) + t_ACQ

6.66 ms. With t₂= 10 ns min, this leaves t_ACQto be 2.97 ms. This

2.97 ms satisfies the requirement of 250 ns for t_ACQ. From

Figure 3, t_ACQcomprises 2.5(1/f_SCLK) + t₈+ t_QUIET, t₈= 36 ns

–5–

REV. B

1 2 3 456 7 8...20

下载PDF

与AD7910相关器件

型号	品牌	描述	获取价格	数据表
AD7910AKS	ADI	IC 1-CH 10-BIT SUCCESSIVE APPROXIMATION ADC, SERIAL ACCESS, PDSO6, PLASTIC, MO-203AB, SC-7	获取价格
AD7910AKS-500RL7	ADI	250 kSPS, 10-/12-Bit ADCs in 6-Lead SC70	获取价格
AD7910AKS-REEL	ADI	250 kSPS, 10-/12-Bit ADCs in 6-Lead SC70	获取价格
AD7910AKS-REEL7	ADI	250 kSPS, 10-/12-Bit ADCs in 6-Lead SC70	获取价格
AD7910AKSZ-500RL7	ADI	250 kSPS, 10-/12-Bit ADCs in 6-Lead SC70	获取价格
AD7910AKSZ-REEL	ADI	250 kSPS, 10-/12-Bit ADCs in 6-Lead SC70	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

AD7910

AD7910 技术参数

AD7910 数据手册

与AD7910相关器件

与AD7910相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

AD7910

AD7910 技术参数

AD7910 数据手册

与AD7910相关器件

与AD7910相关文章

您还可以找

您在本页遇到什么问题？