5秒后页面跳转
捷配首页

Datasheet > 电信电路 > 数字传输接口> AD6472BS
AD6472BS PDF预览

AD6472BS

更新时间： 2024-01-31 11:35:09
品牌 Logo 应用领域
亚德诺 - ADI 数字传输接口电信集成电路电信电路
页数 文件大小 规格书
8页 114K
描述
2 Pair/1 Pair ETSI Compatible HDSL Analog Front End

阅读下载

获取价格

AD6472BS 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：QFP包装说明：PLASTIC, MQFP-80
针数：80Reach Compliance Code：not_compliant
ECCN代码：EAR99HTS代码：8542.39.00.01
风险等级：5.88Is Samacsys：N
数据速率：2320 MbpsJESD-30 代码：S-PQFP-G80
JESD-609代码：e0长度：14 mm
功能数量：1端子数量：80
最高工作温度：85 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：QFP
封装等效代码：QFP80,.68SQ封装形状：SQUARE
封装形式：FLATPACK峰值回流温度（摄氏度）：220
电源：3.3,5 V认证状态：Not Qualified
座面最大高度：3.4 mm子类别：Other Telecom ICs
标称供电电压：3.3 V表面贴装：YES
电信集成电路类型：DIGITAL SLIC温度等级：INDUSTRIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：0.65 mm端子位置：QUAD
处于峰值回流温度下的最长时间：30宽度：14 mm
Base Number Matches：1

AD6472BS 数据手册

 浏览型号AD6472BS的Datasheet PDF文件第1页浏览型号AD6472BS的Datasheet PDF文件第2页浏览型号AD6472BS的Datasheet PDF文件第3页浏览型号AD6472BS的Datasheet PDF文件第5页浏览型号AD6472BS的Datasheet PDF文件第6页浏览型号AD6472BS的Datasheet PDF文件第7页 
AD6472  
P IN CO NFIGURATIO NS  
P in Mnem onic  
P in Mnem onic  
D escription  
D escription  
1
+5 V_DVDD  
DGND  
+5 V Digital Supply.  
41  
42  
43  
44  
45  
46  
47  
HYB_IN1_A  
AGND  
Hybrid Inverting Input.  
Analog Ground.  
2
Digital Ground.  
3
MODE_SEL0  
MODE_SEL1  
AA_FLT R_BP  
PWRDN  
Bit Rate—Filter Corner Select.  
Bit Rate—Filter Corner Select.  
Antialiasing Filter Bypass.  
Power-Down Active Low.  
No Connect.  
AVDD  
+5 V Analog Supply.  
PGA Gain Select Bits.  
PGA Gain Select Bits.  
PGA Gain Select Bits.  
4
PGA_GC2  
PGA_GC1  
PGA_GC0  
5
6
7
NC  
AA_FLT R_OUT B Differential Output of the  
Antialiasing Filter.  
8
T X_GAIN_SEL  
T X_DRVR_BP  
ADC_BUF_BP  
T X_LPF_BP  
T ST GND  
T ransmit Attenuation (6 dB) Select.  
T ransmit Driver Bypass.  
ADC Buffer Bypass.  
48  
AA_FLT R_OUT A Differential Output of the  
Antialiasing Filter.  
9
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
49  
50  
51  
52  
53  
54  
55  
ADC_INB  
ADC_INA  
REF_COM  
CAP_T OP  
CAP_BOT  
VREF  
Differential Input to the ADC.  
Differential Input to the ADC.  
Reference Common.  
T ransmit Filter Bypass.  
Factory test pin. Connect to DGND.  
Loopback Select.  
LOOPBACK  
DGND  
Decoupling Pin for ADC Reference.  
Decoupling Pin for ADC Reference.  
External Voltage Reference.  
Digital Ground.  
+3 V_DVDD  
T X_DAT A  
T X_SYNC  
T X_CLK  
+3.3 V Digital Supply.  
T ransmit Data Input.  
T ransmit Data Frame Sync Input.  
T ransmit Clock Input.  
+5 V Digital Supply.  
CM_LVL  
Common-Mode Level.  
(1/2 Supply Voltage, Nominally.)  
56  
57  
58  
59  
60  
61  
62  
AGND  
Analog Ground.  
+5 V_DVDD  
DGND  
AVDD  
+5 V Analog Supply.  
Digital Ground.  
Digital Ground.  
DGND  
NC  
No Connect.  
+5 V_ DVDD  
NC  
+5 V Digital Supply.  
No Connect.  
IOUT _SET  
DAC Output Current Full Scale  
(With Resistor to Ground).  
+3 V_ DVDD  
T R_DAC_OUT  
+3 V Digital Supply.  
23  
24  
25  
26  
NC  
No Connect.  
T iming Recovery DAC Output  
Voltage.  
CAP_B  
CAP_C  
T X_IOUT _A  
Decoupling Pin for Internal Node.  
Decoupling Pin for Internal Node.  
63  
SDAT A  
Serial Data Input to T iming Recov-  
ery DAC.  
T XDAC Complementary Current  
Output.  
64  
65  
SFRAME  
SCLK  
Frame Sync for T iming Recovery.  
27  
T X_IOUT _B  
T XDAC Complementary Current  
Output.  
Clock for T iming Recovery DAC.  
Serial Data.  
28  
29  
30  
31  
32  
AGND  
Analog Ground.  
66  
67  
68  
69  
70  
71  
72  
73  
74  
75  
76  
77  
78  
79  
80  
RX0  
Digital Output Data.  
Digital Output Data.  
Digital Output Data.  
Digital Output Data.  
Digital Output Data.  
Digital Output Data.  
Digital Ground.  
AVDD  
+5 V Analog Supply.  
Differential Input to LPF.  
Differential Input to LPF.  
RX1  
T X_LPF_IN_B  
T X_LPF_IN_A  
RX2  
RX3  
T X_LPF_OUT _B Differential Output from T ransmit  
(If Driver Bypassed).  
RX4  
RX5  
33  
T X_LPF_OUT _A Differential Output from T ransmit  
(If Driver Bypassed).  
DGND  
+3 V_DVDD  
RX6  
+3 V Digital Supply.  
Digital Output Data.  
Digital Output Data.  
Digital Output Data.  
Digital Output Data.  
Digital Output Data.  
Digital Output Data.  
Clock Input for ADC Data.  
34  
35  
36  
37  
38  
39  
40  
AVDD  
+5 V Analog Supply.  
DRVR_OUT _B  
DRVR_OUT _A  
AGND  
Differential Driver Output.  
Differential Driver Output.  
Analog Ground.  
RX7  
RX8  
RX9  
HYB_IN2_B  
HYB_IN2_A  
HYB_IN1_B  
Hybrid Noninverting Input.  
Hybrid Noninverting Input.  
Hybrid Inverting Input.  
RX10  
RX11  
RXCLK  
–4–  
REV. 0  
12345678

下载PDF

与AD6472BS相关器件

型号 品牌 描述 获取价格 数据表
AD647J ADI Ultralow Drift, Dual BiFET Op Amp

获取价格
AD647JH ADI Ultralow Drift, Dual BiFET Op Amp

获取价格
AD647JH ROCHESTER DUAL OP-AMP, 1500 uV OFFSET-MAX, 1 MHz BAND WIDTH, MBCY8, HERMETIC SEALED, METAL CAN, TO-9

获取价格
AD647K ADI Ultralow Drift, Dual BiFET Op Amp

获取价格
AD647KH ADI Ultralow Drift, Dual BiFET Op Amp

获取价格
AD647KH ROCHESTER DUAL OP-AMP, 1000 uV OFFSET-MAX, 1 MHz BAND WIDTH, MBCY8, HERMETIC SEALED, METAL CAN, TO-9

获取价格

与AD6472BS相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证