5秒后页面跳转
捷配首页

Datasheet > 转换器 > 数模转换器> AD5346BCP-REEL7
AD5346BCP-REEL7 PDF预览

AD5346BCP-REEL7

更新时间： 2024-02-19 05:18:59
品牌 Logo 应用领域
亚德诺 - ADI 转换器数模转换器
页数 文件大小 规格书
24页 1184K
描述
2.5 V to 5.5 V, Parallel Interface 2.5 V to 5.5 V, Parallel Interface

阅读下载

获取价格

AD5346BCP-REEL7 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：QFN包装说明：6 X 6 MM, MO-220-VJJD-2, LFCSP-40
针数：40Reach Compliance Code：not_compliant
ECCN代码：EAR99HTS代码：8542.39.00.01
风险等级：5.81最大模拟输出电压：5.499 V
最小模拟输出电压：0.001 V转换器类型：D/A CONVERTER
输入位码：BINARY输入格式：PARALLEL, 8 BITS
JESD-30 代码：S-XQCC-N40JESD-609代码：e0
长度：6 mm最大线性误差 (EL)：0.3906%
湿度敏感等级：3位数：8
功能数量：1端子数量：40
最高工作温度：105 °C最低工作温度：-40 °C
封装主体材料：UNSPECIFIED封装代码：VQCCN
封装等效代码：LCC40,.24SQ,20封装形状：SQUARE
封装形式：CHIP CARRIER, VERY THIN PROFILE峰值回流温度（摄氏度）：240
电源：3/5 V认证状态：Not Qualified
座面最大高度：1 mm最大稳定时间：8 µs
标称安定时间 (tstl)：6 µs子类别：Other Converters
最大压摆率：1.65 mA标称供电电压：3 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Tin/Lead (Sn85Pb15)
端子形式：NO LEAD端子节距：0.5 mm
端子位置：QUAD处于峰值回流温度下的最长时间：30
宽度：6 mmBase Number Matches：1

AD5346BCP-REEL7 数据手册

 浏览型号AD5346BCP-REEL7的Datasheet PDF文件第4页浏览型号AD5346BCP-REEL7的Datasheet PDF文件第5页浏览型号AD5346BCP-REEL7的Datasheet PDF文件第6页浏览型号AD5346BCP-REEL7的Datasheet PDF文件第8页浏览型号AD5346BCP-REEL7的Datasheet PDF文件第9页浏览型号AD5346BCP-REEL7的Datasheet PDF文件第10页 
AD5346/AD5347/AD5348  
AD5346 PIN CONFIGURATIONS AND FUNCTION DESCRIPTIONS  
V
GH  
EF  
1
38  
37  
36  
35  
34  
33  
32  
31  
30  
PD  
REF  
V
2
CLR  
REF  
V
V
CD  
3
REF  
40 39 38 37 36 35 34 33 32 31  
GAIN  
WR  
4
V
V
V
V
V
A
B
C
D
1
2
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
DD  
AB  
A
OUT  
OUT  
OUT  
OUT  
RD  
CS  
DB  
DB  
DB  
DB  
DB  
DB  
DB  
DB  
5
REF  
RD  
CS  
V
6
OUT  
8-BIT  
3
7
6
5
4
3
2
1
0
AD5346  
TOP VIEW  
(Not to Scale)  
V
V
V
B
C
D
7
DB  
7
OUT  
OUT  
OUT  
4
8-BIT  
8
DB  
6
5
4
5
AGND  
AGND  
AD5346  
TOP VIEW  
(Not to Scale)  
9
DB  
6
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
29 DB  
28  
AGND  
V
E
F
7
OUT  
DB  
V
E
F
3
2
1
0
OUT  
V
8
OUT  
27 DB  
V
OUT  
V
G
9
OUT  
DB  
DB  
26  
25  
V
G
OUT  
V
H
10  
OUT  
V
H
OUT  
11 12 13 14 15 16 17 18 19 20  
DGND  
BUF  
24 DGND  
23 DGND  
DGND  
DGND  
22  
21  
LDAC  
A0  
Figure 6. AD5346 Pin Configuration—LFCSP  
20 A2  
A1  
Figure 5. AD5346 Pin Configuration—TSSOP  
Table 5. AD5346 Pin Function Descriptions  
Pin Number  
TSSOP  
LFCSP  
35  
36  
37  
38, 39  
Mnemonic  
VREFGH  
VREFEF  
VREFCD  
VDD  
Function  
1
2
3
4
Reference Input for DACs G and H.  
Reference Input for DACs E and F.  
Reference Input for DACs C and D.  
Power Supply Pin(s). This part can operate from 2.5 V to 5.5 V, and the supply should be decoupled  
with a 10 µF capacitor in parallel with a 0.1 µF capacitor to GND. Both VDD pins on the LFCSP  
package must be at the same potential.  
5
40  
VREFAB  
Reference Input for DACs A and B.  
6–9,  
1–4,  
VOUTX  
Output of DAC X. Buffered output with rail-to-rail operation.  
11–14  
7–10  
10  
15,  
5, 6  
11,  
AGND  
DGND  
Analog Ground. Ground reference for analog circuitry.  
Digital Ground. Ground reference for digital circuitry.  
21–24  
17–20  
16  
17  
12  
13  
BUF  
LDAC  
Buffer Control Pin. Controls whether the reference input to the DAC is buffered or unbuffered.  
Active Low Control Input. Updates the DAC registers with the contents of the input registers, which  
allows all DAC outputs to be simultaneously updated.  
18  
19  
14  
15  
A0  
A1  
LSB Address Pin. Selects which DAC is to be written to.  
Address Pin. Selects which DAC is to be written to.  
20  
25–32  
33  
16  
21–28  
29  
A2  
DB0–DB7  
CS  
MSB Address Pin. Selects which DAC is to be written to.  
Eight Parallel Data Inputs. DB7 is the MSB of these eight bits.  
Active Low Chip Select Input. Used in conjunction with WR to write data to the parallel interface, or  
with RD to read back data from a DAC.  
34  
35  
36  
37  
38  
30  
31  
32  
33  
34  
RD  
Active Low Read Input. Used in conjunction with CS to read data back from the internal DACs.  
Active Low Write Input. Used in conjunction with CS to write data to the parallel interface.  
Gain Control Pin. Controls whether the output range from the DAC is 0 V to VREF or 0 V to 2 × VREF.  
Asynchronous Active Low Control Input. Clears all input registers and DAC registers to zeros.  
Power-Down Pin. This active low control pin puts all DACs into power-down mode.  
WR  
GAIN  
CLR  
PD  
Rev. 0 | Page 7 of 24  
 
1...45678910...24

下载PDF

与AD5346BCP-REEL7相关器件

型号 品牌 描述 获取价格 数据表
AD5346BCPZ ROCHESTER PARALLEL, 8 BITS INPUT LOADING, 6 us SETTLING TIME, 8-BIT DAC, QCC40, 6 X 6 MM, MO-220-VJJ

获取价格
AD5346BCPZ ADI 2.5 V to 5.5 V, Parallel Interface Octal Voltage Output 8-Bit D/A Converter

获取价格
AD5346BRU ADI 2.5 V to 5.5 V, Parallel Interface 2.5 V to 5.5 V, Parallel Interface

获取价格
AD5346BRU-REEL ADI 2.5 V to 5.5 V, Parallel Interface 2.5 V to 5.5 V, Parallel Interface

获取价格
AD5346BRU-REEL7 ADI 2.5 V to 5.5 V, Parallel Interface 2.5 V to 5.5 V, Parallel Interface

获取价格
AD5346BRUZ ADI 2.5 V to 5.5 V, Parallel Interface Octal Voltage Output 8-/10-/12-Bit DACs

获取价格

与AD5346BCP-REEL7相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证