Datasheet > AD5300BRT-500RL7

AD5300BRT-500RL7

更新时间： 2024-01-29 23:59:23

品牌	Logo	应用领域
亚德诺 - ADI		/
页数	文件大小	规格书
12页	202K
描述
+2.7 V to +5.5 V, 140 uA, Rail-to-Rail Output 8-Bit DAC in an SOT-23

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD5300BRT-500RL7 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Active	零件包装代码：	SOIC
包装说明：	LSSOP,	针数：	6
Reach Compliance Code：	unknown	风险等级：	5.89
最大模拟输出电压：	5.5 V	最小模拟输出电压：
转换器类型：	D/A CONVERTER	输入位码：	BINARY
输入格式：	SERIAL	JESD-30 代码：	R-PDSO-G6
JESD-609代码：	e0	长度：	2.9 mm
最大线性误差 (EL)：	0.3906%	湿度敏感等级：	1
位数：	8	功能数量：	1
端子数量：	6	最高工作温度：	105 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	LSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, LOW PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	240
认证状态：	COMMERCIAL	座面最大高度：	1.45 mm
标称安定时间 (tstl)：	4 µs	标称供电电压：	3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	TIN LEAD
端子形式：	GULL WING	端子节距：	0.95 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	1.6 mm

AD5300BRT-500RL7 数据手册

AD5300

PIN CONFIGURATIONS

MSOP

SOT-23

GND

DIN

SYNC

SCLK

DIN

OUT

AD5300

TOP VIEW

(Not to Scale)

GND

AD5300

TOP VIEW

(Not to Scale)

SCLK

SYNC

OUT

NC = NO CONNECT

PIN FUNCTION DESCRIPTIONS

SOT-23 MSOP

Pin No. Pin No. Mnemonic

Function

V_OUT

GND

V_DD

Analog Output Voltage from DAC. The output amplifier has rail-to-rail operation.

Ground Reference Point for All Circuitry on the Part.

Power Supply Input. These parts can be operated from 2.5 V to 5.5 V, and V_DDshould be decoupled

to GND.

DIN

Serial Data Input. This device has a 16-bit shift register. Data is clocked into the register on the

falling edge of the serial clock input.

Serial Clock Input. Data is clocked into the input shift register on the falling edge of the serial

clock input. Data can be transferred at rates up to 30 MHz.

Level Triggered Control Input (Active Low). This is the frame synchronization signal for the

input data. When SYNC goes low, it enables the input shift register and data is transferred in on the

falling edges of the following clocks. The DAC is updated following the 16th clock cycle, unless

SYNC is taken high before this edge, in which case the rising edge of SYNC acts as an interrupt and

the write sequence is ignored by the DAC.

SCLK

SYNC

2, 3

No Connect.

REV. C

–4–

1 2 345 6 7...12

下载PDF

与AD5300BRT-500RL7相关器件

型号	品牌	描述	获取价格	数据表
AD5300BRT-REEL	ADI	+2.7 V to +5.5 V, 140 uA, Rail-to-Rail Output 8-Bit DAC in an SOT-23	获取价格
AD5300BRT-REEL7	ADI	+2.7 V to +5.5 V, 140 uA, Rail-to-Rail Output 8-Bit DAC in an SOT-23	获取价格
AD5300BRTZ-500RL7	ADI	+2.7 V to +5.5 V, 140 uA, Rail-to-Rail Output 8-Bit DAC in an SOT-23	获取价格
AD5300BRTZ-REEL	ADI	+2.7 V to +5.5 V, 140 uA, Rail-to-Rail Output 8-Bit DAC in an SOT-23	获取价格
AD5300BRTZ-REEL7	ADI	+2.7 V to +5.5 V, 140 uA, Rail-to-Rail Output 8-Bit DAC in an SOT-23	获取价格
AD5300WBRTZ-RL7	ADI	2.7 V to 5.5 V, 140 muA, Rail-to-Rail Output 8-Bit DAC in a SOT-23	获取价格