5秒后页面跳转
AD1839 PDF预览

AD1839

更新时间: 2024-01-01 18:52:18
品牌 Logo 应用领域
亚德诺 - ADI 解码器编解码器
页数 文件大小 规格书
24页 309K
描述
2 ADC, 6 DAC, 96 kHz, 24-Bit sigma-delta Codec

AD1839 技术参数

是否无铅: 不含铅是否Rohs认证: 符合
生命周期:Obsolete零件包装代码:QFP
包装说明:QFP,针数:52
Reach Compliance Code:compliantECCN代码:EAR99
HTS代码:8542.39.00.01风险等级:5.6
商用集成电路类型:CONSUMER CIRCUITJESD-30 代码:S-PQFP-G52
JESD-609代码:e3长度:10 mm
功能数量:1端子数量:52
最高工作温度:85 °C最低工作温度:-40 °C
封装主体材料:PLASTIC/EPOXY封装代码:QFP
封装形状:SQUARE封装形式:FLATPACK
峰值回流温度(摄氏度):260认证状态:Not Qualified
座面最大高度:2.45 mm最大供电电压 (Vsup):5.5 V
最小供电电压 (Vsup):4.5 V表面贴装:YES
温度等级:INDUSTRIAL端子面层:Matte Tin (Sn)
端子形式:GULL WING端子节距:0.65 mm
端子位置:QUAD处于峰值回流温度下的最长时间:40
宽度:10 mmBase Number Matches:1

AD1839 数据手册

 浏览型号AD1839的Datasheet PDF文件第2页浏览型号AD1839的Datasheet PDF文件第3页浏览型号AD1839的Datasheet PDF文件第4页浏览型号AD1839的Datasheet PDF文件第6页浏览型号AD1839的Datasheet PDF文件第7页浏览型号AD1839的Datasheet PDF文件第8页 
AD1839  
Parameter  
Min  
Max  
Unit  
Comments  
TDM256 MODE (Master)  
tTBD  
BCLK Delay  
20  
5
10  
ns  
ns  
ns  
ns  
ns  
From MCLK Rising  
From BCLK Rising  
From BCLK Rising  
To BCLK Falling  
tFSD  
FSTDM Delay  
ASDATA Delay  
DSDATA1 Setup  
DSDATA1 Hold  
tTABD  
tTDDS  
tTDDH  
15  
15  
From BCLK Falling  
TDM256 MODE (Slave)  
fAB  
BCLK Frequency  
256 ϫ fS  
tTBCH  
tTBCL  
tTFS  
BCLK High  
BCLK Low  
FSTDM Setup  
FSTDM Hold  
ASDATA Delay  
DSDATA1 Setup  
DSDATA1 Hold  
15  
15  
10  
10  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
To BCLK Falling  
From BCLK Falling  
From BCLK Rising  
To BCLK Falling  
From BCLK Falling  
tTFH  
tTBDD  
tTDDS  
tTDDH  
10  
15  
15  
AUXILIARY INTERFACE  
tAXDS  
AAUXDATA Setup  
10  
10  
15  
64 ϫ fS  
ns  
ns  
ns  
To AUXBCLK Rising  
From AUXBCLK Rising  
From AUXBCLK Falling  
tAXDH  
tDXD  
fABP  
AAUXDATA Hold  
DAUXDATA Delay  
AUXBCLK Frequency  
Slave Mode  
tAXBH  
tAXBL  
tAXLS  
tAXLH  
AUXBCLK High  
AUXBCLK Low  
AUXLRCLK Setup  
AUXLRCLK Hold  
15  
15  
10  
10  
ns  
ns  
ns  
ns  
To AUXBCLK Rising  
From AUXBCLK Rising  
Master Mode  
tAUXLRCLK  
tAUXBCLK  
AUXLRCLK Delay  
AUXBCLK Delay  
5
15  
ns  
ns  
From AUXBCLK Falling  
From MCLK Rising  
Specifications subject to change without notice.  
tMCLK  
tMH  
MCLK  
tML  
PD/RST  
tPDR  
Figure 1. MCLK and PD/RST Timing  
REV. B  
–5–  

与AD1839相关器件

型号 品牌 描述 获取价格 数据表
AD1839A ADI 2 ADC, 6 DAC, 96 kHz, 24-Bit Sigma-Delta Codec

获取价格

AD1839AAS ADI 2 ADC, 6 DAC, 96 kHz, 24-Bit Sigma-Delta Codec

获取价格

AD1839AAS-REEL ADI 2 ADC, 6 DAC, 96 kHz, 24-Bit Sigma-Delta Codec

获取价格

AD1839AASZ ADI IC SPECIALTY CONSUMER CIRCUIT, PQFP52, LEAD FREE, PLASTIC, MS-022-AC, MQFP-52, Consumer IC

获取价格

AD1839AASZ1 ADI 2 ADC, 6 DAC, 96 kHz, 24-Bit Sigma-Delta Codec

获取价格

AD1839AASZ-REEL ADI 暂无描述

获取价格