5秒后页面跳转
9FGP205AKLFT PDF预览

9FGP205AKLFT

更新时间: 2024-02-05 22:46:57
品牌 Logo 应用领域
艾迪悌 - IDT /
页数 文件大小 规格书
18页 257K
描述
Frequency Timing Generator for Peripherals

9FGP205AKLFT 技术参数

是否无铅: 不含铅是否Rohs认证: 符合
生命周期:Transferred零件包装代码:VFQFPN
包装说明:HVQCCN, LCC40,.24SQ,20针数:40
Reach Compliance Code:compliantECCN代码:EAR99
HTS代码:8542.39.00.01风险等级:4.51
Samacsys Description:VFQFP-N 6.0 X 6.0 X 0.9 MM - NO LEADJESD-30 代码:S-PQCC-N40
JESD-609代码:e3长度:6 mm
湿度敏感等级:3端子数量:40
最高工作温度:70 °C最低工作温度:
最大输出时钟频率:400 MHz封装主体材料:PLASTIC/EPOXY
封装代码:HVQCCN封装等效代码:LCC40,.24SQ,20
封装形状:SQUARE封装形式:CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
峰值回流温度(摄氏度):260电源:3.3 V
主时钟/晶体标称频率:25 MHz认证状态:Not Qualified
座面最大高度:1 mm子类别:Clock Generators
最大压摆率:225 mA最大供电电压:3.465 V
最小供电电压:3.135 V标称供电电压:3.3 V
表面贴装:YES技术:CMOS
温度等级:COMMERCIAL端子面层:Matte Tin (Sn)
端子形式:NO LEAD端子节距:0.5 mm
端子位置:QUAD处于峰值回流温度下的最长时间:30
宽度:6 mmuPs/uCs/外围集成电路类型:CLOCK GENERATOR, PROCESSOR SPECIFIC

9FGP205AKLFT 数据手册

 浏览型号9FGP205AKLFT的Datasheet PDF文件第1页浏览型号9FGP205AKLFT的Datasheet PDF文件第2页浏览型号9FGP205AKLFT的Datasheet PDF文件第4页浏览型号9FGP205AKLFT的Datasheet PDF文件第5页浏览型号9FGP205AKLFT的Datasheet PDF文件第6页浏览型号9FGP205AKLFT的Datasheet PDF文件第7页 
9FGP205  
Advance Information  
Frequency Timing Generator for Peripherals  
General Description  
The 9FGP205 is a peripheral clock for Intel Servers. It is driven with a 25MHz crystal and generates a variety of clocks,  
including 125MHz RGMII. An SMBus interface allows full control of the device.  
Block Diagram  
25MHz(1:0)  
X1_25  
XTAL  
X2_25  
CPU PLL  
CPUCLK  
(SPREAD  
CAPABLE)  
DOT PLL  
(SPREAD  
CAPABLE)  
DOT96SS  
CKPWRGD_  
WOL_STOP#  
33.33MHz  
RGMII(1:0)  
RMII(5:0)  
OE_CPU  
OE_96  
FIXED  
PLL  
2
6
CONTROL  
LOGIC  
DIVIDERS  
DIVIDERS  
SMBADR  
SMBDAT  
SMBCLK  
32.768KHz  
Power Supply Pins  
Pin Number  
Description  
VDD  
9
GND  
10  
1
CPUCLK output and PLL  
DOT96SS output and PLL  
2
34  
26,31  
23  
35  
27,30  
21  
125 MHz RGMII outputs and PLL  
50 MHz RMII outputs  
33.33MHz output  
12  
14  
32.768KHz output  
15  
18  
XTAL, REF outputs  
Note: All VDD should be connected to a common power rail with proper  
filtering and decoupling. Pins 2, 9 and 34 should be treated as analog pins for  
decoupling purposes.  
IDT® Frequency Timing Generator for Peripherals  
1664—05/14/10  
3

与9FGP205AKLFT相关器件

型号 品牌 描述 获取价格 数据表
9FGU0231 IDT 2 O/P 1.5V PCIe Gen1-2-3 Clock Generator

获取价格

9FGU0231 RENESAS 2-output 1.5 V PCIe Gen1-2-3 Clock Generator

获取价格

9FGU0231_16 IDT 2 O/P 1.5V PCIe Gen1-2-3 Clock Generator

获取价格

9FGU0231AKILF IDT 2 O/P 1.5V PCIe Gen1-2-3 Clock Generator

获取价格

9FGU0231AKILFT IDT 2 O/P 1.5V PCIe Gen1-2-3 Clock Generator

获取价格

9FGU0231AKLF IDT 2 O/P 1.5V PCIe Gen1-2-3 Clock Generator

获取价格