Datasheet > 9FG1901CKLF

9FG1901CKLF

更新时间： 2024-01-26 00:22:36

品牌	Logo	应用领域
艾迪悌 - IDT		/
页数	文件大小	规格书
17页	233K
描述
Clock Generator, PQCC72

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

9FG1901CKLF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.83	JESD-30 代码：	S-PQCC-N72
JESD-609代码：	e3	湿度敏感等级：	3
端子数量：	72	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCN	封装等效代码：	LCC72,.39SQ,20
封装形状：	SQUARE	封装形式：	CHIP CARRIER
峰值回流温度（摄氏度）：	260	电源：	3.3 V
认证状态：	Not Qualified	子类别：	Clock Generators
最大压摆率：	600 mA	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
Base Number Matches：	1

9FG1901CKLF 数据手册

Integrated

Circuit

ICS9FG1901

Systems, Inc.

Frequency Generator for P4^™CPU, PCI Express^™& Fully Buffered DIMM Clocks

Functionality at Power Up (PLL Mode)

Recommended Application:

CLK_IN (CPU FSB)

MHz

DIF_(18:0)

DB1900G: CPU Host Bus, PCI Express and Fully-Buffered

DIMM clocking

FS_A_410¹

MHz

100 <= CLK_IN < 200

200<= CLK_IN <= 400

CLK_IN

Features:

•

Power up default is all outputs in 1:1 mode

1. FS_A_410 is a low-threshold input. Please see the V_{IL_FS}and V_{IH_FS}

specifications in the Input/Supply/Common Output Parameters Table for

correct values.

•

DIF_(16:0) can be “gear-shifted” from the input CPU

Host Clock

DIF_(18:17) can be “gear-shifted” from the input CPU

Host Clock

•

Power Down Functionality

•

Spread spectrum compatible

Supports output clock frequencies up to 400 MHz

8 Selectable SMBus addresses

INPUTS

OUTPUTS

PLL State

VDDA/PD# CLK_IN/CLK_IN# DIF DIF#

Running

Hi-Z

3.3V (NOM)

GND

Running

OFF

SMBus address determines PLL or Bypass mode

VDDA controlled power down mode

Functionality Note

It is recommended that Byte 2, bit 6 be toggled from 1 to 0

and back to 1, the first time VDDA is applied. This ensures

proper initialization of the device.

Key Specifications:

•

DIF output cycle-to-cycle jitter < 50ps

DIF (0:18) output-to-output skew < 225ps

DIF (0:16) output-to-output skew < 100ps

Pin Configuration

72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55

IREF

GNDA

VDDA/PD#

HIGH_BW#

FS_A_410

DIF_0

54 OE14#

53 DIF_13#

52 DIF_13

51 OE13#

50 DIF_12#

49 DIF_12

48 OE12#

DIF_0#

DIF_1

DIF_1#

GND 10

VDD 11

DIF_2 12

DIF_2# 13

DIF_3 14

DIF_3# 15

DIF_4 16

VDD

GND

ICS9FG1901

45 DIF_11#

44 DIF_11

43 OE11#

42 DIF_10#

41 DIF_10

40 OE10#

39 DIF_9#

38 DIF_9

DIF_4# 17

OE_01234# 18

37 OE9#

19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36

72-pin MLF

0962E—01/02/07

Other names and brands may be claimed as the property of others.

12 3 4 5 6 7...17

下载PDF

与9FG1901CKLF相关器件

型号	品牌	描述	获取价格	数据表
9FG1901CKLF-T	IDT	Clock Generator, PQCC72	获取价格
9FG1901H	IDT	Frequency Gearing Clock for CPU, PCIe Gen1 & FBD	获取价格
9FG1901HKLF	IDT	Frequency Gearing Clock for CPU, PCIe Gen1 & FBD	获取价格
9FG1901HKLFT	IDT	Frequency Gearing Clock for CPU, PCIe Gen1 & FBD	获取价格
9FG1901KLF	IDT	Clock Generator, PQCC72	获取价格
9FG1901KLF-T	IDT	Clock Generator, PQCC72	获取价格