5秒后页面跳转
捷配首页

Datasheet > 9DBL0252
9DBL0252 PDF预览

9DBL0252

更新时间： 2024-02-01 07:58:11
品牌 Logo 应用领域
艾迪悌 - IDT PC
页数 文件大小 规格书
19页 300K
描述
2-output 3.3V PCIe Zero-Delay Buffer

阅读下载

获取价格

9DBL0252 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：VFQFPN
包装说明：HVQCCN,针数：24
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.77Samacsys Description：VFQFP-N 4MM X 4MM X 0.9 MM MM- NO LEAD
系列：9DBL输入调节：DIFFERENTIAL MUX
JESD-30 代码：S-XQCC-N24JESD-609代码：e3
长度：4 mm逻辑集成电路类型：PLL BASED CLOCK DRIVER
湿度敏感等级：1功能数量：1
反相输出次数：端子数量：24
实输出次数：4最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE WITH SERIES RESISTOR
封装主体材料：UNSPECIFIED封装代码：HVQCCN
封装形状：SQUARE封装形式：CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
峰值回流温度（摄氏度）：260座面最大高度：1 mm
最大供电电压 (Vsup)：3.465 V最小供电电压 (Vsup)：3.135 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
温度等级：INDUSTRIAL端子面层：Tin (Sn)
端子形式：NO LEAD端子节距：0.5 mm
端子位置：QUAD处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：4 mmBase Number Matches：1

9DBL0252 数据手册

 浏览型号9DBL0252的Datasheet PDF文件第4页浏览型号9DBL0252的Datasheet PDF文件第5页浏览型号9DBL0252的Datasheet PDF文件第6页浏览型号9DBL0252的Datasheet PDF文件第8页浏览型号9DBL0252的Datasheet PDF文件第9页浏览型号9DBL0252的Datasheet PDF文件第10页 
9DBL0242 / 9DBL0252 DATASHEET  
Electrical Characteristics–DIF Low-Power HCSL Outputs  
TA = TAMB, Supply Voltages per normal operation conditions, See Test Loads for Loading Conditions  
PARAMETER  
Slew rate  
SYMBOL  
CONDITIONS  
MIN  
TYP MAX UNITS NOTES  
V/ns  
V/ns  
%
dV/dt  
dV/dt  
Scope averaging on, fast setting  
Scope averaging on, slow setting  
Slew rate matching  
2
1.2  
2.8  
1.9  
7
4
3.1  
20  
1,2,3  
1,2,3  
1,2,4  
Slew rate matching  
Voltage High  
dV/dt  
Δ
Statistical measurement on single-ended signal  
using oscilloscope math function. (Scope  
averaging on)  
VHIGH  
660  
768  
-11  
850  
7
7
mV  
Voltage Low  
VLOW  
-150  
150  
Max Voltage  
Min Voltage  
Crossing Voltage (abs)  
Crossing Voltage (var)  
Vmax  
Vmin  
Vcross_abs  
Measurement on single ended signal using  
absolute value. (Scope averaging off)  
Scope averaging off  
811  
-49  
357  
14  
1150  
7
7
1,5  
1,6  
mV  
-300  
250  
550  
140  
mV  
mV  
-Vcross  
Scope averaging off  
Δ
1Guaranteed by design and characterization, not 100% tested in production.  
2 Measured from differential waveform  
3 Slew rate is measured through the Vswing voltage range centered around differential 0V. This results in a +/-150mV window around  
differential 0V.  
4 Matching applies to rising edge rate for Clock and falling edge rate for Clock#. It is measured using a +/-75mV window centered on  
the average cross point where Clock rising meets Clock# falling. The median cross point is used to calculate the voltage thresholds the  
oscilloscope is to use for the edge rate calculations.  
5 Vcross is defined as voltage where Clock = Clock# measured on a component test board and only applies to the differential rising  
edge (i.e. Clock rising and Clock# falling).  
6 The total variation of all Vcross measurements in any particular system. Note that this is a subset of Vcross_min/max (Vcross  
absolute) allowed. The intent is to limit Vcross induced modulation by setting -Vcross to be smaller than Vcross absolute.  
Δ
7 At default SMBus settings.  
Electrical Characteristics–Current Consumption  
TA = TAMB, Supply Voltages per normal operation conditions, See Test Loads for Loading Conditions  
PARAMETER  
SYMBOL  
IDDA  
CONDITIONS  
MIN  
TYP  
7
MAX  
10  
UNITS NOTES  
VDDA, PLL Mode @100MHz  
VDDDIG, PLL Mode @100MHz  
mA  
mA  
mA  
Operating Supply Current  
IDDDIG  
3.4  
5
IDDO+R  
VDDO+VDDR, PLL Mode, All outputs @100MHz  
VDDA, CKPWRGD_PD# = 0  
20  
0.6  
3.0  
0.9  
25  
1.0  
4.3  
1.3  
IDDRPD  
IDDDIGPD  
IDDAOPD  
mA  
mA  
mA  
1
1
1
Powerdown Current  
VDDDIG, CKPWRGD_PD# = 0  
VDDO+VDDR, CKPWRGD_PD# = 0  
1 Input clock stopped.  
FEBRUARY 8, 2017  
7
2-OUTPUT 3.3V PCIE ZERO-DELAY BUFFER  
1...45678910...19

下载PDF

与9DBL0252相关器件

型号 品牌 描述 获取价格 数据表
9DBL0252BKILF IDT 2-output 3.3V PCIe Zero-Delay Buffer

获取价格
9DBL0252BKILFT IDT 2-output 3.3V PCIe Zero-Delay Buffer

获取价格
9DBL0253 RENESAS 2-Output 3.3V PCIe Zero-Delay/Fanout Clock Buffer with Loss of Signal Indicator

获取价格
9DBL0253ANLGI IDT 2-Output 3.3V LP-HCSL Zero-Delay Buffer with LOS Indicator

获取价格
9DBL0253ANLGI8 IDT 2-Output 3.3V LP-HCSL Zero-Delay Buffer with LOS Indicator

获取价格
9DBL0255 RENESAS 2-Output 3.3V PCIe Gen1–5 Clock Fanout Buffer

获取价格

与9DBL0252相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证