Datasheet > 874004AG

874004AG

更新时间： 2024-01-30 18:42:19

品牌	Logo	应用领域
艾迪悌 - IDT		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
10页	562K
描述
Clock Driver, 874004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO24, 4.40 X 7.80 MM, 0.92 MM HEIGHT, MO-153, TSSOP-24

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

874004AG 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	TSSOP	包装说明：	4.40 X 7.80 MM, 0.92 MM HEIGHT, MO-153, TSSOP-24
针数：	24	Reach Compliance Code：	not_compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.92	系列：	874004
输入调节：	DIFFERENTIAL	JESD-30 代码：	R-PDSO-G24
JESD-609代码：	e0	长度：	7.8 mm
逻辑集成电路类型：	CLOCK DRIVER	湿度敏感等级：	1
功能数量：	1	反相输出次数：
端子数量：	24	实输出次数：	4
最高工作温度：	70 °C	最低工作温度：
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	240
认证状态：	Not Qualified	座面最大高度：	1.2 mm
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn85Pb15)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	4.4 mm	最小 fmax：	98 MHz
Base Number Matches：	1

874004AG 数据手册

PRELIMINARY

ICS874004

Integrated

Circuit

Systems, Inc.

PCI EXPRESS

™

ITTER

ATTENUATOR

DIFFERENTIAL CLOCK INPUT INTERFACE

The CLK /nCLK accepts LVDS, LVPECL, LVHSTL, SSTL, HCSL here are examples only. Please consult with the vendor of the

and other differential signals.BothV_SWINGandV_OHmust meet the driver component to confirm the driver termination requirements.

V_PPand V_CMRinput requirements. Figures 3A to 3D show inter- For example in Figure 3A, the input termination applies for ICS

face examples for the HiPerClockS CLK/nCLK input driven by HiPerClockS LVHSTL drivers. If you are using an LVHSTL driver

the most common driver types.The input interfaces suggested from another vendor, use their termination recommendation.

3.3V

1.8V

Zo = 50 Ohm

CLK

Zo = 50 Ohm

CLK

Zo = 50 Ohm

nCLK

Zo = 50 Ohm

HiPerClockS

Input

LVPECL

nCLK

HiPerClockS

Input

LVHSTL

ICS

HiPerClockS

LVHSTL Driver

FIGURE 3A. HIPERCLOCKS CLK/NCLK INPUT DRIVEN BY

ICS HIPERCLOCKS LVHSTL DRIVER

FIGURE 3B. HIPERCLOCKS CLK/NCLK INPUT DRIVEN BY

3.3V LVPECL DRIVER

3.3V

Zo = 50 Ohm

3.3V

125

LVDS_Driver

Zo = 50 Ohm

CLK

100

nCLK

Receiv er

nCLK

HiPerClockS

Input

Zo = 50 Ohm

LVPECL

FIGURE 3C. HIPERCLOCKS CLK/NCLK INPUT DRIVEN BY

3.3V LVPECL DRIVER

FIGURE 3D. HIPERCLOCKS CLK/NCLK INPUT DRIVEN BY

3.3V LVDS DRIVER

LVDS DRIVER TERMINATION

A general LVDS interface is shown in Figure 4. In a 100Ω

differential transmission line environment, LVDS drivers

require a matched load termination of 100Ω across near

the receiver input. For a multiple LVDS outputs buffer, if only

partial outputs are used, it is recommended to terminate the

un-used outputs.

3.3V

LVDS_Driv er

100

100 Ohm Differiential Transmission Line

IGURE 4. TYPICAL LVDS DRIVER

ERMINATION

874004AG

www.icst.com/products/hiperclocks.html

REV. A FEBRUARY 2, 2005

1...4 5 678 9 10

下载PDF

与874004AG相关器件

型号	品牌	描述	获取价格	数据表
874004AGT	IDT	Clock Driver, 874004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO24, 4.40 X 7.80 M	获取价格
874005AG	IDT	PLL Based Clock Driver, 874005 Series, 5 True Output(s), 0 Inverted Output(s), PDSO24, 4.4	获取价格
874005AG-04LF	IDT	PCI EXPRESS™ JITTER ATTENUATOR	获取价格
874005AG-04LFT	IDT	PCI EXPRESS™ JITTER ATTENUATOR	获取价格
874005AGT	IDT	PLL Based Clock Driver, 874005 Series, 5 True Output(s), 0 Inverted Output(s), PDSO24, 4.4	获取价格
8740060U1000	ETC	22 AWG solid tinned copper conductors, PVC insulation,	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

874004AG

874004AG 技术参数

874004AG 数据手册

与874004AG相关器件

与874004AG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

874004AG

874004AG 技术参数

874004AG 数据手册

与874004AG相关器件

与874004AG相关文章

您还可以找

您在本页遇到什么问题？