Datasheet > 8634BY-01LFT

8634BY-01LFT

更新时间： 2024-02-01 05:07:03

品牌	Logo	应用领域
艾迪悌 - IDT		驱动逻辑集成电路
页数	文件大小	规格书
17页	284K
描述
TQFP-32, Reel

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

8634BY-01LFT 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	TQFP
包装说明：	7 X 7 MM, 1.40 MM HEIGHT, ROHS COMPLIANT, MS-026BBA, LQFP-32	针数：	32
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.82
系列：	8634	输入调节：	DIFFERENTIAL MUX
JESD-30 代码：	S-PQFP-G32	JESD-609代码：	e3
长度：	7 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
湿度敏感等级：	3	功能数量：	1
反相输出次数：		端子数量：	32
实输出次数：	5	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	LQFP	封装等效代码：	QFP32,.35SQ,32
封装形状：	SQUARE	封装形式：	FLATPACK, LOW PROFILE
峰值回流温度（摄氏度）：	260	电源：	3.3 V
Prop。Delay @ Nom-Sup：	4.2 ns	传播延迟（tpd）：	4.2 ns
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.025 ns
座面最大高度：	1.6 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	7 mm	最小 fmax：	700 MHz
Base Number Matches：	1

8634BY-01LFT 数据手册

ICS8634-01

1-TO-5 DIFFERENTIAL-TO-3.3V LVPECL

ZERO DELAY BUFFER

TABLE 4D. LVPECL DC CHARACTERISTICS, V_CC= V_CCA= V_CCO= 3.3V 5ꢀ, TA = 0°C TO 70°C

Symbol

V_OH

Parameter

Test Conditions

Minimum

V_CCO- 1.4

V_CCO- 2.0

0.6

Typical

Maximum

V_CCO- 0.7

V_CCO- 1.7

1.0

Units

Output High Voltage; NOTE 1

Output Low Voltage; NOTE 1

Peak-to-Peak Output Voltage Swing

V_OL

V_SWING

NOTE 1: Outputs terminated with 50Ω to V_CCO- 2V.

TABLE 5. INPUT FREQUENCY CHARACTERISTICS, V_CC= V_CCA= V_CCO= 3.3V 5ꢀ, TA = 0°C TO 70°C

Symbol Parameter

f_INInput Frequency

Test Conditions

PLL_SEL = 1

PLL_SEL = 0

Minimum Typical Maximum Units

31.25

700

MHz

CLK0, nCLK0,

CLK1, nCLK1

TABLE 6. AC CHARACTERISTICS, V_CC= V_CCA= V_CCO= 3.3V 5ꢀ, TA = 0°C TO 70°C

Symbol Parameter

f_MAXOutput Frequency

t_PD

Test Conditions

Minimum Typical Maximum Units

700

4.2

MHz

PLL_SEL = 0V,

f ≤ 700MHz

PLL_SEL = 3.3V

Propagation Delay; NOTE 1

3.2

-50

PLL Reference Zero Delay;

NOTE 2, 4

t(Ø)

150

tsk(o)

tjit(cc)

tjit(θ)

t_L

Output Skew; NOTE 3, 4

Cycle-to-Cycle Jitter; NOTE 4, 6

Phase Jitter; NOTE 4, 5, 6

PLL Lock Time

t_R/ t_F

odc

Output Rise/Fall Time

Output Duty Cycle

20ꢀ to 80ꢀ @ 50MHz

300

700

ꢀ

All parameters measured at f_MAXunless noted otherwise.

NOTE 1: Measured from the differential input crossing point to the differential output crossing point.

NOTE 2: Deﬁned as the time difference between the input reference clock and the average feedback input signal

when the PLL is locked and the input reference frequency is stable.

NOTE 3: Deﬁned as skew between outputs at the same supply voltage and with equal load conditions.

Measured at the output differential cross points.

NOTE 4: This parameter is deﬁned in accordance with JEDEC Standard 65.

NOTE 5: Phase jitter is dependent on the input source used.

NOTE 6: Characterized at VCO frequency of 622MHz.

8634BY-01

www.idt.com

REV. D MAY 12, 2014

1 2 345 6 7...17

下载PDF

与8634BY-01LFT相关器件

型号	品牌	描述	获取价格	数据表
8634BY-01T	IDT	PLL Based Clock Driver, 8634 Series, 5 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7	获取价格
86350	AMPHENOL	Bayonet coupling mechanism provides quick	获取价格
863-5-12	WINCHESTER	PCB Terminal,	获取价格
863515PNMBL	AMPHENOL	D Subminiature Connector, 15 Contact(s)	获取价格
863515S015	AMPHENOL	D Subminiature Connector, 15 Contact(s), Female, Socket	获取价格
863515SNMBL	AMPHENOL	D Subminiature Connector, 15 Contact(s)	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

8634BY-01LFT

8634BY-01LFT 技术参数

8634BY-01LFT 数据手册

与8634BY-01LFT相关器件

与8634BY-01LFT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

8634BY-01LFT

8634BY-01LFT 技术参数

8634BY-01LFT 数据手册

与8634BY-01LFT相关器件

与8634BY-01LFT相关文章

您还可以找

您在本页遇到什么问题？