Datasheet > 845254AKILF

845254AKILF

更新时间： 2024-01-16 04:40:25

品牌	Logo	应用领域
艾迪悌 - IDT		时钟外围集成电路晶体
页数	文件大小	规格书
20页	246K
描述
FemtoClock Crystal-to-3.3V, 2.5V

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

845254AKILF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	VFQFPN
包装说明：	VFQFN-32	针数：	32
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.8
其他特性：	CAN ALSO OPERATES AT 2.5V SUPPLY	JESD-30 代码：	S-XQCC-N32
JESD-609代码：	e3	长度：	5 mm
湿度敏感等级：	3	端子数量：	32
最高工作温度：	85 °C	最低工作温度：	-40 °C
最大输出时钟频率：	312.5 MHz	封装主体材料：	UNSPECIFIED
封装代码：	HVQCCN	封装等效代码：	LCC32,.2SQ,20
封装形状：	SQUARE	封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
峰值回流温度（摄氏度）：	260	电源：	2.5/3.3 V
主时钟/晶体标称频率：	25 MHz	认证状态：	Not Qualified
座面最大高度：	1 mm	子类别：	Clock Generators
最大压摆率：	88 mA	最大供电电压：	3.465 V
最小供电电压：	3.135 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	5 mm	uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER
Base Number Matches：	1

845254AKILF 数据手册

845254 Data Sheet

FEMTOCLOCK^®CRYSTAL-TO-CML CLOCK GENERATOR

Function Tables

Table 3A. PLL Reference Clock Select Function Table

Input

REF_SEL

0 (default)

Operation

The crystal interface is the selected reference clock.

The REF_CLK input is the selected reference clock.

NOTE: REF_SEL is an asynchronous control.

Table 3B. PLL Feedback Select Function Table

Input

FBSEL

0 (default)

Operation

_VCO= f_REF* 25

f_VCO= f_REF* 20

NOTE: FBSEL is an asynchronous control.

Table 3C. Output Divider Select Function Table

Input

Output Frequency f_OUTwith f_REF= 25MHz

FSEL1

FSEL0

Operation

FBSEL = 0

312.5MHz

156.25MHz

125MHz

FBSEL = 1

0 (default)

0 (default) f_OUT= f_VCO÷ 2

250MHz

125MHz

100MHz

50MHz

f_OUT= f_VCO÷ 4

f_OUT= f_VCO÷ 5

f_OUT= f_VCO÷ 10

62.5MHz

NOTE: FSEL[1:0] are asynchronous controls.

Table 3D. PLL nBYPASS Function Table

Input

nBYPASS

Operation

PLL is bypassed. The reference frequency f_REFis divided by the selected

output divider. AC specifications do not apply in PLL bypass mode.

PLL is enabled. The reference frequency f_REFis multiplied by the selected

feedback divider and then divided by the selected output divider.

1 (default)

NOTE: nBYPASS is an asynchronous control.

Table 3E. Output Enable Function Table

Input

nOE

0 (default)

Operation

Outputs enabled.

Outputs disabled (high-impedance).

NOTE: nOE is an asynchronous control.

845254 REVISION B 08/25/15

1 234 5 6 7...20

下载PDF

与845254AKILF相关器件

型号	品牌	描述	获取价格	数据表
845254AKILFT	IDT	FemtoClock Crystal-to-3.3V, 2.5V	获取价格
8452GL	EBMPAPST	DC axial compact fan	获取价格
8452GM	EBMPAPST	DC axial compact fan	获取价格
8452GN	EBMPAPST	8452GN	获取价格
8453	FILTRAN	Choke EMC Suppression Choke	获取价格
84530-002	AMPHENOL	Board Stacking Connector, 200 Contact(s), 10 Row(s), Male, Straight, Surface Mount Termina	获取价格